音頻管理組件(Audio Management Unit，AMU)是先進客艙娛樂與服務(wù)系統(tǒng)(Advanced Cabin Entertainment Service System，ACESS)的組成部分，應(yīng)用于飛機上音頻資源的管理與控制。飛機運營對航空機載電子系統(tǒng)準確性、復(fù)雜性和安全性的高要求，使得其維修維護工作極大地依賴于自動測試設(shè)備(Automatic Testing Equipment，ATE)。本課題來源于實際工程項目， FPGA技術(shù)具備多種優(yōu)點，將其與民航測試設(shè)備結(jié)合研制一個用于檢測AMU故障的自動測試系統(tǒng)，該系統(tǒng)將對AMU自動完成部件維修手冊(Comvonent Maintenance Manual，CMM)所規(guī)定的全部功能、性能方面的綜合測試。 本文首先概述音頻管理組件、自動測試系統(tǒng)及其在民航領(lǐng)域的應(yīng)用，并闡述了課題的背景、研究目標和相關(guān)技術(shù)要求；文章對可編程邏輯器件CPLD/FPGA的結(jié)構(gòu)原理、硬件描述語言VHDL的特點以及MAXL+plusⅡ軟件的設(shè)計流程進行了說明，重點闡述了基于FPGA的DDS信號發(fā)生器以及數(shù)據(jù)采集卡的設(shè)計實現(xiàn)、并著重闡述了ARINC429總線的傳輸規(guī)范，和基于FPGA的ARINC429總線接口的設(shè)計與實現(xiàn)。在ARINC429接口設(shè)計中采用自頂向下，多層次系統(tǒng)設(shè)計的方法，用VHDL語言進行描述。在發(fā)送器中利用了FPGA內(nèi)部的分布式RAM創(chuàng)建異步FIFO，節(jié)約了FPGA的內(nèi)部資源和提高了數(shù)據(jù)傳輸速度；在接收器中采用了提高抗干擾性的優(yōu)化設(shè)計。測試結(jié)果表明基于FPGA的設(shè)計實現(xiàn)ARINC429總線數(shù)據(jù)通信的要求，使用方便，可靠性好，能夠克服HS-3282芯片中的數(shù)據(jù)格式固定，使用不夠靈活方便，價格昂貴的缺點。
標簽： FPGA 飛機 音頻 測試系統(tǒng)
上傳時間： 2013-08-06
上傳用戶：gzming
JPEG2000是由ISO/ITU-T組織下的IEC JTC1/SC29/WG1小組制定的下一代靜止圖像壓縮標準.與JPEG(Joint Photographic Experts Group)相比,JPEG2000能夠提供更好的數(shù)據(jù)壓縮比,并且提供了一些JPEG所不具有的功能[1].JPEG2000具有的多種特性使得它具有廣泛的應(yīng)用前景.但是,JPEG2000是一個復(fù)雜編碼系統(tǒng),目前為止的軟件實現(xiàn)方案的執(zhí)行時間和所需的存儲量較大,若想將JPEG2000應(yīng)用于實際中,有著較大的困難,而用硬件電路實現(xiàn)JPEG2000或者其中的某些模塊,必然能夠減少JPEG200的執(zhí)行時間,因而具有重要的意義.本文首先簡單介紹了JPEG2000這一新的靜止圖像壓縮標準,然后對算術(shù)編碼的原理及實現(xiàn)算法進行了深入的研究,并重點探討了JPEG2000中算術(shù)編碼的硬件實現(xiàn)問題,給出了一種硬件最優(yōu)化的算術(shù)編碼實現(xiàn)方案.最后使用硬件描述語言(Very High Speed Integrated Circuit Hardware Description Language,VHDL)在寄存器傳輸級(Register Transfer Level,RTL描述了該硬件最優(yōu)化的算術(shù)編碼實現(xiàn)方案,并以Altera 20K200E FPGA為基礎(chǔ),在Active-HDL環(huán)境中進行了功能仿真,在Quartus Ⅱ集成開發(fā)環(huán)境下完成了綜合以及后仿真,綜合得到的最高工作時鐘頻率達45.81MHz.在相同的輸入條件下,輸出結(jié)果表明,本文設(shè)計的硬件算術(shù)編碼器與實現(xiàn)JPEG2000的軟件:Jasper[2]中的算術(shù)編碼模塊相比,處理時間縮短了30﹪左右.因而本文的研究對于JPEG2000應(yīng)用于數(shù)字監(jiān)控系統(tǒng)等實際應(yīng)用有著重要的意義.
上傳時間： 2013-05-16
上傳用戶：671145514
隨著糾錯編碼理論研究的不斷深入，糾錯碼的實際應(yīng)用越來越廣泛。卷積碼作為其中重要的一種，已被大多數(shù)通信系統(tǒng)所采用。(2,1,7)卷積碼是一種短約束長度最佳碼，編、譯碼器易于實現(xiàn)，且具有較強的糾錯能力。 本文研究了IEEE 802.11協(xié)議中(2,1,7)卷積碼編碼、交織解交織及其軟判決高速Viterbi譯碼的實現(xiàn)問題。 首先介紹了IEEE 802.11無線局域網(wǎng)標準及規(guī)范，然后介紹了信道編解碼中卷積碼編碼及Viterbi譯碼算法和FPGA 設(shè)計方法，接著通過對(2,1,7)卷積碼特點的具體分析，吸取目前Viterbi譯碼算法和交織解交織算法的優(yōu)點，采取一系列的改進措施，基于FPGA實現(xiàn)了IEEE 802.11信道編解碼及交織和解交織系統(tǒng)。這些改進措施包括采用并行FIFO、改進的ACS 單元、流水式塊處理結(jié)構(gòu)、改進的SMDO方法、雙重交織策略，使得在同樣時鐘速率下，系統(tǒng)的性能大幅度提高。最后將程序下載到Altera公司的Cyclone 系列的FPGA(型號EP1C6Q240C8)器件上進測試，并對測試結(jié)果作了簡單分析。
上傳時間： 2013-05-25
上傳用戶：00.00
由于信道中存在干擾,數(shù)字信號在信道中傳輸?shù)倪^程中會產(chǎn)生誤碼.為了提高通信質(zhì)量,保證通信的正確性和可靠性,通常采用差錯控制的方法來糾正傳輸過程中的錯誤.本文的目的就是研究如何通過差錯控制的方法以提高通信質(zhì)量,保證傳輸?shù)恼_性和可靠性.重點研究一種信道編解碼的算法和邏輯電路的實現(xiàn)方法,并在硬件上驗證,利用碼流傳輸?shù)臏y試方法,對設(shè)計進行測試.在以上的研究基礎(chǔ)之上,橫向擴展和課題相關(guān)問題的研究,包括FPGA實現(xiàn)和高速硬件電路設(shè)計等方面的研究. 糾錯碼技術(shù)是一種通過增加一定的冗余信息來提高信息傳輸可靠性的有效方法.RS碼是一種典型的糾錯碼,在線性分組碼中,它具有最強的糾錯能力,既能糾正隨機錯誤,也能糾正突發(fā)錯誤.在深空通信,移動通信以及數(shù)字視頻廣播等系統(tǒng)中具有廣泛的應(yīng)用,隨著RS編碼和解碼算法的改進和相關(guān)的硬件實現(xiàn)技術(shù)的發(fā)展,RS碼在實際中的應(yīng)用也將更加廣泛. 在研究中,對所研究的問題進行分解,集中精力研究課題中的重點和難點,在各個模塊成功實現(xiàn)的基礎(chǔ)上,成功的進行系統(tǒng)組合,協(xié)調(diào)各個模塊穩(wěn)定的工作. 在本文中的EDA設(shè)計中,使用了自頂向下的設(shè)計方法,編解碼算法每一個子模塊分開進行設(shè)計,最后在頂層進行元件例化,正確實現(xiàn)了編碼和解碼的功能. 本文首先介紹相關(guān)的數(shù)字通信背景；接著提出糾錯碼的設(shè)計方案,介紹RS(31,15)碼的編譯碼算法和邏輯電路的實現(xiàn)方法,RTL代碼編寫和邏輯仿真以及時序仿真,并討論了FPGA設(shè)計的一般性準則以及高速數(shù)字電路設(shè)計的一些常用方法和注意事項；最后設(shè)計基于FPGA的硬件電路平臺,并利用靜態(tài)和動態(tài)的方法對編解碼算法進行測試. 通過對編碼和解碼算法的充分理解,本人使用Verilog HDL語言對算法進行了RTL描述,在Altera公司Cyclone系列FPGA平臺上面實現(xiàn)了編碼和解碼算法. 其中,編碼的最高工作頻率達到158MHz,解碼的最高工作頻率達到91MHz.在進行硬件調(diào)試的時候,整個系統(tǒng)工作在30MHz的時鐘頻率下,通過了硬件上的靜態(tài)測試和動態(tài)測試,并能夠正確實現(xiàn)預(yù)期的糾錯功能.
上傳時間： 2013-07-01
上傳用戶：liaofamous
本文首先介紹了利用FPGA設(shè)計數(shù)字電路系統(tǒng)的流程和雷達數(shù)字信號處理的主要內(nèi)容。 在第二章中主要闡述了FIR數(shù)字濾波器的窗函數(shù)設(shè)計方法，并應(yīng)用FIR濾波器設(shè)計數(shù)字動目標顯示和數(shù)字動目標檢測系統(tǒng)；脈沖壓縮處理是現(xiàn)代雷達信號處理的一個重要組成部分，線性調(diào)頻信號和二相巴克碼的脈沖壓縮處理方法在第三章做了重點描述。 Cyclone系列芯片是高性價比，基于1.5V、0.13um采用銅制層的SRAM工藝。它是第一種支持配置數(shù)據(jù)解壓的FPGA芯片。論文設(shè)計的最后部分是利用Altera公司Cyclone系列FPGA芯片EP1C6F256C6和EPCS4配置芯片設(shè)計設(shè)計SD轉(zhuǎn)換器，在QuartusⅡ4.0下采用VHDL語言和邏輯電路圖結(jié)合的設(shè)計方法，經(jīng)過仿真并最終實現(xiàn)了硬件設(shè)計。 設(shè)計結(jié)果表明電路性能可靠，SD轉(zhuǎn)換的精度較高，完全滿足設(shè)計的要求。
上傳時間： 2013-06-26
上傳用戶：華華123
Altera公司的EPLD/FPGA開發(fā)工具最新版QuartusII9.0的所有License.
標簽： QuartusII license Altera full
上傳時間： 2013-07-09
上傳用戶：zttztt2005
現(xiàn)場可編程門陣列FPGA具有性能好、規(guī)模大、可重復(fù)編程、開發(fā)投資小等優(yōu)點，在現(xiàn)代電子產(chǎn)品中應(yīng)用得越來越廣泛。隨著微電子技術(shù)的高速發(fā)展，成本的不斷下降，F(xiàn)PGA正逐漸成為各種電子產(chǎn)品不可或缺的重要部件。 FPGA軟件復(fù)雜的設(shè)置和不同的算法、FPGA硬件多樣的結(jié)構(gòu)和豐富的功能、各個廠商互不兼容的軟硬件等差異，都不僅使如何挑選合適的軟硬件用于產(chǎn)品設(shè)計成為FPGA用戶棘手的問題，而且使構(gòu)造一個精確合理的FPGA軟硬件性能的測試方法變得十分復(fù)雜。 基準測試是用一個基準設(shè)計集按照統(tǒng)一的測試規(guī)范評估和量化目標系統(tǒng)的軟件或硬件性能，是目前計算機領(lǐng)域應(yīng)用最廣泛、最主要的性能測試技術(shù)。 通過分析影響FPGA軟硬件性能基準測試的諸多因素，比如基準設(shè)計的挑選、基準設(shè)計的優(yōu)化，F(xiàn)PGA軟件的設(shè)置和約等，本文基于設(shè)計和硬件分類、優(yōu)化策略分類的基準測試規(guī)范，提出了一組詳盡的度量指標。 基準測試的規(guī)范如下，首先根據(jù)測試目的配置測試環(huán)境、挑選基準設(shè)計和硬件分類，針對不同的FPGA軟硬件優(yōu)化基準設(shè)計，然后按照速度優(yōu)先最少優(yōu)化、速度優(yōu)先最大優(yōu)化、資源和功耗優(yōu)先最少優(yōu)化、資源和功耗優(yōu)先最大優(yōu)化四種優(yōu)化策略分別編譯基準設(shè)計，并收集延時、成本、功耗和編譯時間這四種性能數(shù)據(jù)，最后使用速度優(yōu)先最少優(yōu)化下的性能集、速度優(yōu)先最少優(yōu)化性能集、資源和功耗優(yōu)先最少優(yōu)化下的性能集、資源和功耗優(yōu)先最大優(yōu)化下的性能集、速度優(yōu)先最少和最大優(yōu)化之間性能集的差、速度優(yōu)先最少優(yōu)化下性能集的比較等十個度量指標量化性能，生成測試報告。 最后，本基準測試規(guī)范被應(yīng)用于評估和比較Altera和Xilinx兩廠商軟硬件在低成本領(lǐng)域帶處理器應(yīng)用方面的性能。
上傳時間： 2013-04-24
上傳用戶：zhangyi99104144
近年來,隨著微電子技術(shù)的高速發(fā)展,數(shù)字圖像壓縮編碼技術(shù)的逐漸成熟,實時圖象處理在多媒體、HDTV、圖像通信等領(lǐng)域有著越來越廣泛的應(yīng)用,圖像壓縮/解壓的IC芯片也已成為多媒體技術(shù)的核心,實現(xiàn)這些算法芯片的研究成為信息產(chǎn)業(yè)的新熱點.該文基于FPGA設(shè)計了JPEG圖像壓縮編解碼芯片,通過改進算法優(yōu)化結(jié)構(gòu),在合理地利用硬件資源的條件下,有效地挖掘出算法內(nèi)在的并行性.在JPEG編碼器設(shè)計中,改進了JEONG的DCT變換算法,采用流水線優(yōu)化算法解決時間并行性問題,提高了DCT/IDCT模塊的運算速度;設(shè)計了基于查找表結(jié)構(gòu)的定點乘法器,便于在設(shè)計中共享乘法單元,以適應(yīng)流水線設(shè)計的要求;依據(jù)Huffman編碼表的規(guī)律性,采用并行查找表結(jié)構(gòu),用較少的存儲單元完成Huffman編解碼的運算,同時也提高了編解碼速度.在JPEG解碼器設(shè)計中,根據(jù)Huffman碼字本身的特點和JPEG標準,設(shè)計了一種Huffman碼字分組結(jié)構(gòu),基于該結(jié)構(gòu)提出分組Huffman查找表及地址編碼的設(shè)計方法,進而完成了新的快速Huffman解碼算法及其模塊設(shè)計.整個設(shè)計及其各個模塊都在ALTERA公司的EDA工具QUARTUSII平臺上進行了邏輯綜合及功能和時序仿真.綜合和仿真結(jié)果表明,基于FPGA的JPEG圖像編解碼芯片消耗很少的FPGA硬件資源,達到了較高的工作頻率,在速度和資源利用率方面均達到了較優(yōu)的狀態(tài),可滿足實時JPEG圖像編解碼的要求.在邏輯設(shè)計的基礎(chǔ)上,該設(shè)計可以進一步作硬件仿真和實驗,將源代碼燒錄進FPGA芯片,作為獨立器件或有自主知識產(chǎn)權(quán)的JPEG IP模塊,應(yīng)用于可視電話、手機和會議電視等低成本JPEG編解碼系統(tǒng)的實現(xiàn).
上傳時間： 2013-05-31
上傳用戶：yuying4000
隨著半導(dǎo)體技術(shù)與數(shù)字集成電路(微處理器、存貯器以及標準邏輯門電路等)技術(shù)的迅速發(fā)展，特別是隨著計算機技術(shù)的發(fā)展，在工業(yè)生產(chǎn)和科學技術(shù)研究的各行各業(yè)中，人們利用PC機的強大處理功能代替?zhèn)鹘y(tǒng)儀器的某些部件，開發(fā)出各種測量儀器(虛擬儀器)，傳統(tǒng)儀器的數(shù)字邏輯部分多是采用分立集成電路(IC)組成，分立IC愈多，給系統(tǒng)的電路設(shè)計、調(diào)試及維護帶來諸多不便。而隨著EDA技術(shù)的飛速發(fā)展，大規(guī)模可編程邏輯芯片CPLD / FPGA應(yīng)運而生。這類芯片可以替代幾十甚至上百塊通用IC芯片，而且，因其可用硬件描述語言進行芯片設(shè)計、支持在線編程和在系統(tǒng)編程等優(yōu)點而備受青睞。本課題主要是用FPGA實現(xiàn)一個驗證平臺。用于SOC及IPCore的驗證。用FPGA系統(tǒng)驗證板實現(xiàn)在實際硬件環(huán)境中的驗證可以彌補ASIC 設(shè)計流程中仿真的不足, 通過該驗證也可以加快ASIC設(shè)計且降低由于邏輯問題所造成ASIC 開發(fā)中的成本損耗。本文首先介紹了EDA技術(shù)的發(fā)展，然后介紹了FPGA，SOC,和IPCore的一些基本概念，分析了FPGA在現(xiàn)代集成電路設(shè)計領(lǐng)域的一些應(yīng)用。最后，具體設(shè)計了一塊用設(shè)計驗證的開發(fā)板，并討論了其設(shè)計結(jié)構(gòu)，流程及驗證方法。
上傳時間： 2013-05-16
上傳用戶：bakdesec
彩色等離子體顯示器是利用惰性氣體放電發(fā)光進行顯示的平板顯示器，它具有厚度薄、重量輕、大平面、大視角、響應(yīng)快、無電磁輻射等優(yōu)點。由于我國PDP產(chǎn)業(yè)起步較晚，所以研制具有我國自主知識產(chǎn)權(quán)的PDP整體驅(qū)動電路，搶占彩電市場具有深遠的意義。本文介紹了等離子體顯示器的工作原理和基于ALTERA公司的現(xiàn)場可編程門陣列(FPGA)的電路設(shè)計方法，通過研究PDP的工作原理、顯示屏的結(jié)構(gòu)和AC型PDP所采用的尋址和顯示分離(ADS)型子場技術(shù)，提出了一種基于FPGA的信號處理與控制電路設(shè)計方案。最后還對等離子體顯示器在改進顯示屏物理工藝結(jié)構(gòu)、驅(qū)動電路技術(shù)以及市場走向方面，進行了初步探討。
上傳時間： 2013-05-20
上傳用戶：zhengxueliang
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
