各種JTAG:包括ALTERA、ARM、AVR、LATTICE、S52、XILINX。
標簽: LATTICE ALTERA XILINX JTAG
上傳時間: 2013-12-21
上傳用戶:zhangyigenius
turbo jtag CPLD source code use altera EPM7128S
上傳時間: 2015-07-26
上傳用戶:685
USB JTAG 卡. 允許從主機USB口直接控制JTAG I/O 信號。 USB端與Altera USB-Blaster使用相同的協議。主機端與openwince, OpenOCD和Altera的軟件兼容
標簽: Altera USB JTAG USB-Blaster
上傳時間: 2013-12-22
上傳用戶:yyyyyyyyyy
隨著半導體制造技術不斷的進步,SOC(System On a Chip)是未來IC產業技術研究關注的重點。由于SOC設計的日趨復雜化,芯片的面積增大,芯片功能復雜程度增大,其設計驗證工作也愈加繁瑣。復雜ASIC設計功能驗證已經成為整個設計中最大的瓶頸。 使用FPGA系統對ASIC設計進行功能驗證,就是利用FPGA器件實現用戶待驗證的IC設計。利用測試向量或通過真實目標系統產生激勵,驗證和測試芯片的邏輯功能。通過使用FPGA系統,可在ASIC設計的早期,驗證芯片設計功能,支持硬件、軟件及整個系統的并行開發,并能檢查硬件和軟件兼容性,同時還可在目標系統中同時測試系統中運行的實際軟件。FPGA仿真的突出優點是速度快,能夠實時仿真用戶設計所需的對各種輸入激勵。由于一些SOC驗證需要處理大量實時數據,而FPGA作為硬件系統,突出優點是速度快,實時性好。可以將SOC軟件調試系統的開發和ASIC的開發同時進行。 此設計以ALTERA公司的FPGA為主體來構建驗證系統硬件平臺,在FPGA中通過加入嵌入式軟核處理器NIOS II和定制的JTAG(Joint Test ActionGroup)邏輯來構建與PC的調試驗證數據鏈路,并采用定制的JTAG邏輯產生測試向量,通過JTAG控制SOC目標系統,達到對SOC內部和其他IP(IntellectualProperty)的在線測試與驗證。同時,該驗證平臺還可以支持SOC目標系統后續軟件的開發和調試。 本文介紹了芯片驗證系統,包括系統的性能、組成、功能以及系統的工作原理;搭建了基于JTAG和FPGA的嵌入式SOC驗證系統的硬件平臺,提出了驗證系統的總體設計方案,重點對驗證系統的數據鏈路的實現進行了闡述;詳細研究了嵌入式軟核處理器NIOS II系統,并將定制的JTAG邏輯與處理器NIOS II相結合,構建出調試與驗證數據鏈路;根據芯片驗證的要求,設計出軟核處理器NIOS II系統與PC建立數據鏈路的軟件系統,并完成芯片在線測試與驗證。 本課題的整體任務主要是利用FPGA和定制的JTAG掃描鏈技術,完成對國產某型DSP芯片的驗證與測試,研究如何構建一種通用的SOC芯片驗證平臺,解決SOC驗證系統的可重用性和驗證數據發送、傳輸、采集的實時性、準確性、可測性問題。本文在SOC驗證系統在芯片驗證與測試應用研究領域,有較高的理論和實踐研究價值。
上傳時間: 2013-05-25
上傳用戶:ccsp11
altera
上傳時間: 2013-11-05
上傳用戶:dvfeng
altera
上傳時間: 2014-01-02
上傳用戶:pinksun9
This a c_based JATG.This code assumes that you have a JTAG parallel cable connected to your PC // Works with Xilinx parallel III or Altera ByteBlasterMV/
標簽: This connected parallel c_based
上傳時間: 2014-01-17
上傳用戶:guanliya
Altera(Intel)_MAX10_10M02SCU169開發板資料硬件參考設計+邏輯例程.QM_MAX10_10M02SCU169開發板主要特征參數如下所示:? 主控CPLD:10M02SCU169C8G;? 主控CPLD外部時鐘源頻率:50MHz;? 10M02SCU169C8G芯片內部自帶豐富的Block RAM資源;? 10M02SCU169C8G芯片邏輯單元數為2K LE;? QM_MAX10_10M02SCU169開發板板載Silicon Labs的CP2102芯片來實現USB轉串口功能;? QM_MAX10_10M02SCU169開發板板載MP2359高效率DC/DC提供CPLD芯片工作的3.3V電源;? QM_MAX10_10M02SCU169開發板引出了兩排50p、2.54mm間距的排座,可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模塊、高速ADC采集模塊或者CMOS攝像頭模塊等;? QM_MAX10_10M02SCU169開發板引出了芯片的3路按鍵用于測試;? QM_MAX10_10M02SCU169開發板引出了芯片的3路LED用于測試;? QM_MAX10_10M02SCU169開發板引出了芯片的JTAG調試端口,采用雙排10p、2.54mm的排針;
上傳時間: 2022-05-11
上傳用戶:
Altera(Intel)_Cyclone10_10CL006開發板資料硬件參考設計+邏輯例程。QM_Cyclone10_10CL006開發板主要特征參數如下所示:? 主控FPGA:10CL006YU256C8G;? 主控FPGA外部時鐘源頻率:50MHz;? 10CL006YU256C8G芯片內部自帶豐富的Block RAM資源;? 10CL006YU256C8G芯片邏輯單元數為6K LE;? QM_Cyclone10_10CL006開發板板載MP2359高效率DC/DC提供FPGA芯片工作的3.3V電源;? QM_Cyclone10_10CL006開發板引出了兩排64p、2.54mm間距的排座,可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模塊、高速ADC采集模塊或者CMOS攝像頭模塊等;? QM_Cyclone10_10CL006開發板引出了芯片的3路按鍵用于測試;? QM_Cyclone10_10CL006開發板引出了芯片的2路LED用于測試;? QM_Cyclone10_10CL006開發板引出了芯片的JTAG調試端口,采用雙排10p、2.54mm的排針;
上傳時間: 2022-05-11
上傳用戶:qingfengchizhu
Altera(Intel)_Cyclone_IV_EP4CE15_開發板資料硬件參考設計+邏輯例程Cyclone IV EP4CE15核心板主要特征參數如下所示:? 主控FPGA:EP4CE15F23C8N;? 主控FPGA外部時鐘源頻率:50MHz;? EP4CE15F23C8N芯片內部自帶豐富的Block RAM資源;? EP4CE15F23C8N芯片邏輯單元數為15K LE;? Cyclone IV EP4CE15板載W25Q064 SPI Flash芯片,8MB字節的存儲容量;? Cyclone IV EP4CE15板載Winbond 32MB的SDRAM,型號為W9825G6KH-6;? Cyclone IV EP4CE15核心板板載MP2315高效率DC/DC芯片提供FPGA芯片工作的3.3V電源;? Cyclone IV EP4CE15核心板引出了兩排64p、2.54mm間距的排座,可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模塊、高速ADC采集模塊或者CMOS攝像頭模塊等;? Cyclone IV EP4CE15核心板引出了芯片的3路按鍵用于測試;? Cyclone IV EP4CE15核心板引出了芯片的2路LED用于測試;? Cyclone IV EP4CE15核心板引出了芯片的JTAG調試端口,采用雙排10p、2.54mm的排針;
上傳時間: 2022-05-11
上傳用戶:zhanglei193