ARM和CPLD的JTAG的原理圖，以及PCB圖，為公司做的，順便發(fā)出來，有需要的可以下栽
標(biāo)簽： CPLD JTAG ARM 原理圖
上傳時(shí)間： 2013-08-29
上傳用戶：windypsm
ALTERA CPLD器件的配置與下載,貢獻(xiàn)給初學(xué)習(xí)者,非長(zhǎng)有用
標(biāo)簽： ALTERA CPLD 器件
上傳用戶：tonyshao
Altera的FPGA入門教程，快速使用QuatusII環(huán)境開VHDL設(shè)計(jì)頂層圖、狀態(tài)機(jī)，絕對(duì)快速上手。
標(biāo)簽： Altera FPGA 入門教程
上傳時(shí)間： 2013-08-31
上傳用戶：Shaikh
usb_cpld_code.zip usbjtag - Variations on the implementation of a USB JTAG adapter.
標(biāo)簽： implementation usb_cpld_code Variations adapter
上傳用戶：ruan2570406
Altera FPGA \r\n的開發(fā)工具的詳細(xì)教程，有例程與步奏
標(biāo)簽： Altera FPGA 開發(fā)工具 教程
上傳用戶：bs2005
TI推薦的ALTERA的FPGA電源器件選型手冊(cè),比較實(shí)用
標(biāo)簽： ALTERA FPGA 電源器件 選型手冊(cè)
上傳時(shí)間： 2013-09-04
上傳用戶：2467478207
JTAG CPLD實(shí)現(xiàn)源代碼，比用簡(jiǎn)單并口調(diào)試器快5倍以上。\r\n以前總覺得簡(jiǎn)單的并口jtag板速度太慢，特別是調(diào)試bootloader的時(shí)候，簡(jiǎn)直難以忍受。最近沒什么事情，于是補(bǔ)習(xí)了幾天vhdl，用cpld實(shí)現(xiàn)了一個(gè)快速的jtag轉(zhuǎn)換板。cpld用epm7128stc100-15，晶振20兆，tck頻率5兆。用sjf2410作測(cè)試，以前寫50k的文件用時(shí)5分鐘，現(xiàn)在則是50秒左右。tck的頻率還可以加倍，但是不太穩(wěn)定，而且速度的瓶頸已經(jīng)不在tck這里，而在通訊上面了。\r\n
標(biāo)簽： JTAG CPLD 源代碼
上傳用戶：LANCE
JTAG仿真器CPLD
標(biāo)簽： JTAG CPLD 仿真器
上傳時(shí)間： 2013-09-05
上傳用戶：xuanjie
本教程定位于FPGA/CPLD的快速入門。以ALTERA公司的芯片和相應(yīng)的開發(fā)軟件為目標(biāo)載體進(jìn)行闡述，本教程闡述了ALTERA主要系列芯片PLD芯片的結(jié)構(gòu)和特點(diǎn)以及相應(yīng)的開發(fā)軟件MAX和Plusa和Quartus的使用
標(biāo)簽： ALTERA FPGA CPLD 教程
上傳用戶：llwap
用8031加載ALtera的FPGA，也可用于Xilinx的FPGA的加載
標(biāo)簽： ALtera 8031 FPGA
上傳時(shí)間： 2013-09-06
上傳用戶：txfyddz
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
