亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

Ansys Workbench設計、仿真與優(yōu)化

  • DesignSpark PCB設計工具軟件_免費下載

    DesignSpark PCB 第3版現已推出! 包括3種全新功能: 1. 模擬介面 Simulation Interface 2. 設計計算機 Design Calculator 3. 零件群組 Component Grouping 第3版新功能介紹 (含資料下載) 另外, 中文版的教學已經準備好了, 備有簡體和繁體版, 趕快下載來看看! 設計PCB產品激活:激活入品 Lorem ipsum dolor sit amet, consectetur adipisicing elit, sed do eiusmod tempor incididunt ut labore et dolore magna aliqua. Ut enim ad minim veniam, quis nostrud exercitation ullamco laboris nisi ut aliquip ex ea commodo consequat. Duis aute irure dolor in reprehenderit in voluptate velit esse cillum dolore eu fugiat nulla pariatur. Excepteur sint occaecat cupidatat non proident, sunt in culpa qui officia deserunt mollit anim id est laborum。

    標簽: DesignSpark PCB 設計工具 免費下載

    上傳時間: 2013-10-19

    上傳用戶:小眼睛LSL

  • DesignSpark PCB設計工具軟件_免費下載

    DesignSpark PCB 第3版現已推出! 包括3種全新功能: 1. 模擬介面 Simulation Interface 2. 設計計算機 Design Calculator 3. 零件群組 Component Grouping 第3版新功能介紹 (含資料下載) 另外, 中文版的教學已經準備好了, 備有簡體和繁體版, 趕快下載來看看! 設計PCB產品激活:激活入品 Lorem ipsum dolor sit amet, consectetur adipisicing elit, sed do eiusmod tempor incididunt ut labore et dolore magna aliqua. Ut enim ad minim veniam, quis nostrud exercitation ullamco laboris nisi ut aliquip ex ea commodo consequat. Duis aute irure dolor in reprehenderit in voluptate velit esse cillum dolore eu fugiat nulla pariatur. Excepteur sint occaecat cupidatat non proident, sunt in culpa qui officia deserunt mollit anim id est laborum。

    標簽: DesignSpark PCB 設計工具 免費下載

    上傳時間: 2013-10-07

    上傳用戶:a67818601

  • FPGA在新型激光光幕靶中的應用

    結合坐標采集和處理在新型激光光幕靶中的應用,針對傳統激光光幕靶處理器I/O緊缺、處理速度慢、存在錯報、漏報,無法測試子彈連發(fā)坐標等問題,提出了一種以FPGA為核心的坐標采集和處理系統的設計方法。設計中采用了自頂向下的設計方法,將該系統依據邏輯功能劃分為3個模塊,并在ISE 14.1和Modelsim中進行設計、編譯、仿真,最后的仿真結果表明該系統能夠很好地采集到子彈的坐標。

    標簽: FPGA 激光光幕靶 中的應用

    上傳時間: 2013-10-20

    上傳用戶:1234xhb

  • EDA工程建模及其管理方法研究2

    EDA工程建模及其管理方法研究2 1 隨著微電子技術與計算機技術的日益成熟,電子設計自動化(EDA)技術在電子產品與集成電路 (IC)芯片特別是單片集成(SoC)芯片的設計應用中顯得越來越重要。EDA技術采用“自上至下”的設計思想,允許設計人員能夠從系統功能級或電路功能級進行產品或芯片的設計,有利于產品在系統功能上的綜合優(yōu)化,從而提高了電子設計項目的協作開發(fā)效率,降低新產品的研發(fā)成本。 近十年來,EDA電路設計技術和工程管理方面的發(fā)展主要呈現出兩個趨勢: (1) 電路的集成水平已經進入了深亞微米的階段,其復雜程度以每年58%的幅度迅速增加,芯片設計的抽象層次越來越高,而產品的研發(fā)時限卻不斷縮短。 (2) IC芯片的開發(fā)過程也日趨復雜。從前期的整體設計、功能分,到具體的邏輯綜合、仿真測試,直至后期的電路封裝、排版布線,都需要反復的驗證和修改,單靠個人力量無法完成。IC芯片的開發(fā)已經實行多人分組協作。由此可見,如何提高設計的抽象層次,在較短時間內設計出較高性能的芯片,如何改進EDA工程管理,保證芯片在多組協作設計下的兼容性和穩(wěn)定性,已經成為當前EDA工程中最受關注的問題。

    標簽: EDA 工程建模 管理方法

    上傳時間: 2013-10-15

    上傳用戶:shen007yue

  • 基于Verilog HDL設計的多功能數字鐘

    本文利用Verilog HDL 語言自頂向下的設計方法設計多功能數字鐘,突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優(yōu)點,并通過Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成綜合、仿真。此程序通過下載到FPGA 芯片后,可應用于實際的數字鐘顯示中。 關鍵詞:Verilog HDL;硬件描述語言;FPGA Abstract: In this paper, the process of designing multifunctional digital clock by the Verilog HDL top-down design method is presented, which has shown the readability, portability and easily understanding of Verilog HDL as a hard description language. Circuit synthesis and simulation are performed by Altera QuartusⅡ 4.1 and ModelSim SE 6.0. The program can be used in the truly digital clock display by downloading to the FPGA chip. Keywords: Verilog HDL;hardware description language;FPGA

    標簽: Verilog HDL 多功能 數字

    上傳時間: 2013-11-10

    上傳用戶:hz07104032

  • pcb layout規(guī)則

    LAYOUT REPORT .............. 1   目錄.................. 1     1. PCB LAYOUT 術語解釋(TERMS)......... 2     2. Test Point : ATE 測試點供工廠ICT 測試治具使用............ 2     3. 基準點 (光學點) -for SMD:........... 4     4. 標記 (LABEL ING)......... 5     5. VIA HOLE PAD................. 5     6. PCB Layer 排列方式...... 5     7.零件佈置注意事項 (PLACEMENT NOTES)............... 5     8. PCB LAYOUT 設計............ 6     9. Transmission Line ( 傳輸線 )..... 8     10.General Guidelines – 跨Plane.. 8     11. General Guidelines – 繞線....... 9     12. General Guidelines – Damping Resistor. 10     13. General Guidelines - RJ45 to Transformer................. 10     14. Clock Routing Guideline........... 12     15. OSC & CRYSTAL Guideline........... 12     16. CPU

    標簽: layout pcb

    上傳時間: 2013-10-29

    上傳用戶:1234xhb

  • MATLAB7.8魯棒控制寶典

    運用MATLAB進行魯棒控制編程、仿真。

    標簽: MATLAB 7.8 魯棒控制 寶典

    上傳時間: 2013-11-21

    上傳用戶:YUANQINHUI

  • 微電腦型RS-485顯示電表(24*48mm/48*96mm)

    微電腦型RS-485顯示電表(24*48mm/48*96mm) 特點: 5位數RS-485顯示電表 顯示范圍-19999-99999位數 通訊協議Modbus RTU模式 寬范圍交直流兩用電源設計 尺寸小,穩(wěn)定性高 主要規(guī)格: 顯示范圍:-19999~99999 digit RS-485傳輸速度: 19200/9600/4800/2400 selective RS-485通訊位址: "01"-"FF" RS-485通訊協議: Modbus RTU mode 顯示幕: Red high efficiency LEDs high 10.16 mm (0.4") (MMX-RS-11X) Red high efficiency LEDs high 20.32 mm (0.8") (MMX-RS-12X) Red high efficiency LEDs high 10.16 mm (0.4")x2 (MMX-RS-22X) 參數設定方式: Touch switches 記憶方式: Non-volatile E²PROM memory 絕緣耐壓能力: 2KVac/1 min. (input/power) 使用環(huán)境條件: 0-50℃(20 to 90% RH non-condensed) 存放環(huán)境條件: 0-70℃(20 to 90% RH non-condensed) CE認證: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001

    標簽: 48 mm 485 RS

    上傳時間: 2015-01-03

    上傳用戶:feitian920

  • 基于FPGA的數據采集系統設計

    設計了一個基于FPGA的數據采集系統,并用Verilog HDL語言作為描述語言實現了對TLC0820的采樣控制和FPGA的數據處理等過程的控制,以Xilinx ISE 9.1i軟件為平臺,進行了設計輸入、分析與綜合、仿真與驗證等過程仿真實現了這一系統。

    標簽: FPGA 數據采集 系統設計

    上傳時間: 2013-10-08

    上傳用戶:13686209316

  • 跌落沖擊對消費電器產品性能影響分析

    小型電器設備發(fā)生跌落的情況時有發(fā)生,電器的電氣性能在跌落碰撞中常發(fā)生變化而不被發(fā)現,很容易造成安全隱患。對此,結合Ansys Ls-Dyna與PSIM仿真軟件,就電器跌落過程進行動力學分析,并對電器的電路部分進行仿真分析,觀察電氣參數的變化,為電氣檢驗工作提出一種新的思路。

    標簽: 電器 性能影響

    上傳時間: 2013-10-10

    上傳用戶:浩子GG

主站蜘蛛池模板: 杭锦后旗| 竹北市| 林州市| 庆元县| 湘西| 鄂伦春自治旗| 万州区| 金华市| 龙海市| 大关县| 绵阳市| 江达县| 体育| 城口县| 南阳市| 万年县| 河北区| 芒康县| 天柱县| 永丰县| 永清县| 河池市| 广西| 遵化市| 肇东市| 措美县| 阜新| 开原市| 赤城县| 乌兰察布市| 信宜市| 商南县| 高台县| 沙坪坝区| 浦江县| 宁城县| 上思县| 乐亭县| 桦川县| 永康市| 开远市|