Booth multiplier written in verilog
Booth multiplier written in verilog...
BOOTH技術(shù)資料
?? 資源總數(shù)：37
?? 源代碼：728
?? 電路圖：2
?? BOOTH全部資料 (37個)
用spice描述的8x8改進Booth碼加wallance壓縮的乘法器
用spice描述的8x8改進Booth碼加wallance壓縮的乘法器，并且進行了優(yōu)化，時間性能相當高...
一個基于VerilogHDL語言的16位的booth算法的乘法器及其測試代碼
一個基于VerilogHDL語言的16位的booth算法的乘法器及其測試代碼...
基于verilog的booth算法的乘法器
基于verilog的booth算法的乘法器...
java實現(xiàn)booth算法
java實現(xiàn)booth算法， 簡單的無符號乘法就是“移位加”。...
設(shè)計了一種利用邏輯電路來實現(xiàn)booth乘法的電路。簡單明了
設(shè)計了一種利用邏輯電路來實現(xiàn)booth乘法的電路。簡單明了，是veirlog初學(xué)者很好的學(xué)習資料。...
Booth multiplication
Booth multiplication...
Radix 4 Booth Multiplier
Radix 4 Booth Multiplier...
A Scalable Counterflow-Pipelined Asynchronous Radix-4 Booth Multiplier
A Scalable Counterflow-Pipelined Asynchronous Radix-4 Booth Multiplier...
OFDM信道估計模塊運算部件的FPGA設(shè)計
正交頻分復(fù)用(OnIlogonaJ Frequency Division Multiplexing，OFDM)技術(shù)通過將整個信道分為多個帶寬相等并行傳輸?shù)淖有诺溃ㄟ^將信息經(jīng)過子信道獨立傳輸來實現(xiàn)通信...