16QAM基帶Modem的FPGA芯片設(shè)計(jì)
本文對(duì)16QAM基帶Modem的FPGA芯片設(shè)計(jì)進(jìn)行了研究與論述.首先介紹了16QAM調(diào)制的原理和16QAM基帶Modem的FPGA芯片總體設(shè)計(jì),以及一些FPGA設(shè)計(jì)的基本原則.接著介紹了高性能濾波器...
BOOTH技術(shù)資料
?? 資源總數(shù)：37
?? 源代碼：728
?? BOOTH全部資料 (37個(gè))
紋理映射算法研究與FPGA實(shí)現(xiàn)
紋理映射在計(jì)算機(jī)圖形計(jì)算中屬于光柵化階段，處理的是像素，主要的特點(diǎn)是數(shù)據(jù)的吞吐量大，對(duì)實(shí)時(shí)系統(tǒng)來說轉(zhuǎn)換的速度是一個(gè)關(guān)鍵的因素，人們尋求各種加速算法來提高運(yùn)算速度。傳統(tǒng)的方法是用更快的處理器，并行算法或...
verilog程序
verilog程序，實(shí)現(xiàn)兩個(gè)16bit數(shù)乘法，采用booth算法，基于狀態(tài)機(jī)實(shí)現(xiàn)，分層次為datapath和controller兩個(gè)子模塊，testBench測(cè)試通過...
xilinx里的乘法器ip核程序
xilinx里的乘法器ip核程序，booth乘法 wallace tree算法 4-2壓縮編碼 超前進(jìn)位加法...
實(shí)現(xiàn)17位加法
實(shí)現(xiàn)17位加法，利用一個(gè)16位超前進(jìn)位加法器和一個(gè)一位全加器構(gòu)成的一個(gè)有進(jìn)位輸入和進(jìn)位輸出的17加法器，并且16位加法器利用的使四位超前進(jìn)位加法器構(gòu)成。它在booth乘法器設(shè)計(jì)中經(jīng)常用到。可以使初學(xué)者...
布斯乘法器
booth算法通過移位運(yùn)算代替某些加法運(yùn)算提高乘法器的運(yùn)算速度，是一種補(bǔ)碼乘法的算法。包含乘法器模塊和測(cè)試模塊。...
VIP專區(qū)-嵌入式/單片機(jī)編程源碼精選合集系列（158）
VIP專區(qū)-嵌入式/單片機(jī)編程源碼精選合集系列（158）資源包含以下內(nèi)容：1. PCB設(shè)計(jì)與技巧.2. 測(cè)溫控制系統(tǒng)(C程序).3. 單片機(jī)開發(fā).4. 本書為L(zhǎng)inux編程工具書.5. PIC16F8...