中穎單片機(jī)入門與實(shí)戰(zhàn) 單片機(jī)又稱單片微處理器，其應(yīng)用已滲入到各行各業(yè)，生產(chǎn)廠家亦從二十年前的寥寥幾家發(fā)展到現(xiàn)在的幾十間甚至更多。不同的廠家基于各自的架構(gòu)平臺(tái)，設(shè)計(jì)了不同功能特點(diǎn)的單片機(jī)，這就使得工程師們可以按照具體設(shè)計(jì)要求挑選最適合的一款芯片進(jìn)行系統(tǒng)開發(fā)，既滿足功能需求又能最大限度降低成本，提高了自己產(chǎn)品的性價(jià)比。中穎單片機(jī)基于公司自有的4-Bit CPU IP(CPU60)發(fā)展起來，芯片采用的是程序內(nèi)存和數(shù)據(jù)存儲(chǔ)器在物理空間上完全獨(dú)立的哈佛結(jié)構(gòu)。程序內(nèi)存和數(shù)據(jù)存儲(chǔ)器地址以及總線完全分開，可以使指令和數(shù)據(jù)有不同的數(shù)據(jù)寬度。同時(shí)由于讀取指令和存取操作數(shù)可以同時(shí)進(jìn)行（流水線作業(yè)），因而具有較高的執(zhí)行效率。中穎設(shè)計(jì)工程師以此設(shè)計(jì)了SH66XX, SH67XX 和SH69XX 等一系列的單片機(jī)，涵蓋了包括消費(fèi)類，家電及來電顯示電話的多方面應(yīng)用，以其產(chǎn)品的多樣化，優(yōu)異的抗干擾性能，良好的性價(jià)比和及時(shí)的售后服務(wù)在競(jìng)爭(zhēng)激烈的市場(chǎng)占有一席之地，并且每年的出貨量在持續(xù)快速的增長(zhǎng)中。中穎單片機(jī)能在短短數(shù)年間取得如此成績(jī)及市場(chǎng)認(rèn)可度，自有其道理。
標(biāo)簽： 中穎單片機(jī)
上傳時(shí)間： 2013-11-20
上傳用戶：huanglang
TMS570LS系列數(shù)據(jù)手冊(cè)(英) TMS570LS Series 16/32-Bit RISC Flash Microcontroller
標(biāo)簽： TMS 570 LS 數(shù)據(jù)手冊(cè)
上傳時(shí)間： 2013-10-14
上傳用戶：tecman
NEC 16位MCU參考手冊(cè) The 78K0R/IC3 is a 16-Bit single-chip microcontroller that uses a 78K0R CPU core and incorporates peripheral functions, such as ROM/RAM, a multi-function timer, a multi-function serial interface, an A/D converter, a programmable gain amplifier (PGA), a comparator, a real-time counter, and a watchdog timer.
上傳時(shí)間： 2013-11-02
上傳用戶：努力努力再努力
SDRAM的原理和時(shí)序 SDRAM內(nèi)存模組與基本結(jié)構(gòu) 我們平時(shí)看到的SDRAM都是以模組形式出現(xiàn)，為什么要做成這種形式呢？這首先要接觸到兩個(gè)概念：物理Bank與芯片位寬。1、 物理Bank 傳統(tǒng)內(nèi)存系統(tǒng)為了保證CPU的正常工作，必須一次傳輸完CPU在一個(gè)傳輸周期內(nèi)所需要的數(shù)據(jù)。而CPU在一個(gè)傳輸周期能接受的數(shù) 據(jù)容量就是CPU數(shù)據(jù)總線的位寬，單位是Bit（位）。當(dāng)時(shí)控制內(nèi)存與CPU之間數(shù)據(jù)交換的北橋芯片也因此將內(nèi)存總線的數(shù)據(jù)位寬 等同于CPU數(shù)據(jù)總線的位寬，而這個(gè)位寬就稱之為物理Bank（Physical Bank，下文簡(jiǎn)稱P-Bank）的位寬。所以，那時(shí)的內(nèi)存必須要組織成P-Bank來與CPU打交道。資格稍老的玩家應(yīng)該還記 得Pentium剛上市時(shí)，需要兩條72pin的SIMM才能啟動(dòng)，因?yàn)橐粭l72pin -SIMM只能提供32Bit的位寬，不能滿足Pentium的64Bit數(shù)據(jù)總線的需要。直到168pin-SDRAM DIMM上市后，才可以使用一條內(nèi)存開機(jī)。不過要強(qiáng)調(diào)一點(diǎn)，P-Bank是SDRAM及以前傳統(tǒng)內(nèi)存家族的特有概念，RDRAM中將以通道（Channel）取代，而對(duì) 于像Intel E7500那樣的并發(fā)式多通道DDR系統(tǒng)，傳統(tǒng)的P-Bank概念也不適用。2、 芯片位寬 上文已經(jīng)講到SDRAM內(nèi)存系統(tǒng)必須要組成一個(gè)P-Bank的位寬，才能使CPU正常工作，那么這個(gè)P-Bank位寬怎么得到呢 ？這就涉及到了內(nèi)存芯片的結(jié)構(gòu)。 每個(gè)內(nèi)存芯片也有自己的位寬，即每個(gè)傳輸周期能提供的數(shù)據(jù)量。理論上，完全可以做出一個(gè)位寬為64Bit的芯片來滿足P-Ban k的需要，但這對(duì)技術(shù)的要求很高，在成本和實(shí)用性方面也都處于劣勢(shì)。所以芯片的位寬一般都較小。臺(tái)式機(jī)市場(chǎng)所用的SDRAM芯片 位寬最高也就是16Bit，常見的則是8Bit。這樣，為了組成P-Bank所需的位寬，就需要多顆芯片并聯(lián)工作。對(duì)于16bi t芯片，需要4顆（4×16Bit=64Bit）。對(duì)于8Bit芯片，則就需要8顆了。以上就是芯片位寬、芯片數(shù)量與P-Bank的關(guān)系。P-Bank其實(shí)就是一組內(nèi)存芯片的集合，這個(gè)集合的容量不限，但這個(gè)集合的 總位寬必須與CPU數(shù)據(jù)位寬相符。隨著計(jì)算機(jī)應(yīng)用的發(fā)展，
上傳時(shí)間： 2013-11-04
上傳用戶：zhuimenghuadie
并行NOR Flash每次傳輸多個(gè)Bit位的數(shù)據(jù)，而串行NOR Flash每次傳輸一個(gè)Bit位的數(shù)據(jù)。并行NOR Flash比串行NOR Flash具有更快的傳輸速度。
上傳時(shí)間： 2013-11-01
上傳用戶：liu123
The CAT28LV64 is a low voltage, low power, CMOS Parallel EEPROM organized as 8K x 8−Bits. It requires a simple interface for in−system programming. On−chip address and data latches, self−timed write cycle with auto−clear and VCC power up/down write protection eliminate additional timing and protection hardware. DATA Polling and Toggle status Bit signal the start and end of the self−timed write cycle. Additionally, the CAT28LV64 features hardware and software write protection.
上傳時(shí)間： 2013-11-16
上傳用戶：浩子GG
ARM指令集(2) 1．跳轉(zhuǎn)指令 在ARM中有兩種方式可以實(shí)現(xiàn)程序的跳轉(zhuǎn)：一種是刀‘轉(zhuǎn)指令；另一種是直接向PC寄存器（R15）中寫入目標(biāo)地址值。 通過直接向PC寄存器中寫入目標(biāo)地址值可以實(shí)現(xiàn)在46B地址空間中任意跳轉(zhuǎn)，這種跳轉(zhuǎn)指令又稱為長(zhǎng)跳轉(zhuǎn)。如果在長(zhǎng)跳轉(zhuǎn)指令之前使用MOV LR，PC等指令，則可以保存將來返回的地址值，這樣就實(shí)現(xiàn)了在46B地址空間中的子程序調(diào)用。 在ARM版本5及以上的體系中，實(shí)現(xiàn)了ARM指令集和Thumb指令集的混合使用。指令使用目標(biāo)地址值的Bit［0］來確定目標(biāo)程序的類型。Bit［0］的值為1時(shí)，目標(biāo)程序?yàn)門humb指令；Bit［0］值為0時(shí)，目標(biāo)程序?yàn)锳RM指令。 在ARM版本5以前的體系中，傳送到PC寄存器中的目標(biāo)地址值的低兩位Bits［1∶0］被忽略，跳轉(zhuǎn)指令只能在ARM指令集中執(zhí)行，即程序不能從ARM狀態(tài)切換到Thumb狀態(tài)。非T系列ARM版本5體系不含Thumb指令，當(dāng)程序試圖切換到Thumb狀態(tài)時(shí)，將產(chǎn)生未定義指令異常中斷。 ARM跳轉(zhuǎn)指令可以從當(dāng)前指令向前或向后的32MB地址空間跳轉(zhuǎn)。這類跳轉(zhuǎn)指令有以下4種。
上傳時(shí)間： 2013-11-20
上傳用戶：妄想演繹師
arm指令集(1) ARM跳轉(zhuǎn)指令可以從當(dāng)前指令向前或向后的32MB地址空間跳轉(zhuǎn)。這類跳轉(zhuǎn)指令有以下4種。 （1）B 跳4專指令 B〔條件） （地址） B指令屬于ARM指令集，是最簡(jiǎn)單的分支指令。一旦遇到一個(gè)B指令，ARM處理器將立即跳轉(zhuǎn)到給定的地址，從那里繼續(xù)執(zhí)行。注意：存儲(chǔ)在分支指令中的實(shí)際值是相對(duì)當(dāng)前R15的值的一個(gè)偏移量，而不是一個(gè)絕對(duì)地址。它的值由匯編器來計(jì)算，是24位有符號(hào)數(shù)，左移兩位后有符號(hào)擴(kuò)展為32位，表示的有效偏移位為26位（＋／－ 32 MB）。 （2）BL 帶返回的跳轉(zhuǎn)指令 BI，〔條件） （地址） BL指令也屬于ARM指令集，是另一個(gè)分支指令。就在分支之前，在寄存器R14中裝載上R15的內(nèi)容，因此可以重新裝載R14到R15中來返回到這個(gè)分支之后的那個(gè)指令處執(zhí)行，它是子例程的一個(gè)基本但強(qiáng)力的實(shí)現(xiàn)。 （3）BLX 帶返回和狀態(tài)切換的跳轉(zhuǎn)指令 BLX ＜地址＞ BLX指令有兩種格式，第1種格式的BLX指令記作BLX（1）。BLX（1）從ARM指令集跳轉(zhuǎn)到指令中指定的目標(biāo)地址，并將程序狀態(tài)切換到Thumb狀態(tài)，該指令同時(shí)將PC寄存器的內(nèi)容復(fù)制到LR寄存器中。 BLX（1）指令屬于無條件執(zhí)行的指令。 第2種格式的BLX指令記作BLX（2）。BLX（2）指令從ARM指令集跳轉(zhuǎn)到指令中指定的目標(biāo)地址，目標(biāo)地址的指令可以是ARM指令，也可以是Thumb指令。目標(biāo)地址放在指令中的寄存器＜dest＞中，該地址的Bit［0］值為0，目標(biāo)地址處的指令類型由CPSR中的T位決定。該指令同時(shí)將PC寄存器的內(nèi)容復(fù)制到LR寄存器中。 （4）BX 帶狀態(tài)切換的跳轉(zhuǎn)指令 BX（條件） （dest） BX指令跳轉(zhuǎn)到指令中指定的目標(biāo)地址，目標(biāo)地址處的指令可以是ARM指令，也可以是Thumb指令。目標(biāo)地址值為指令的值和0xFl·FFFFFF做“與”操作的結(jié)果，目標(biāo)地址處的指令類型由寄存器決定。
上傳時(shí)間： 2014-12-27
上傳用戶：laomv123
C51 中的關(guān)鍵字關(guān)鍵字 用途 說明auto 存儲(chǔ)種類說明 用以說明局部變量，缺省值為此break 程序語句 退出最內(nèi)層循環(huán)case 程序語句 Switch 語句中的選擇項(xiàng)char 數(shù)據(jù)類型說明 單字節(jié)整型數(shù)或字符型數(shù)據(jù)const 存儲(chǔ)類型說明 在程序執(zhí)行過程中不可更改的常量值continue 程序語句 轉(zhuǎn)向下一次循環(huán)default 程序語句 Switch 語句中的失敗選擇項(xiàng)do 程序語句 構(gòu)成do..while 循環(huán)結(jié)構(gòu)double 數(shù)據(jù)類型說明 雙精度浮點(diǎn)數(shù)else 程序語句 構(gòu)成if..else 選擇結(jié)構(gòu)enum 數(shù)據(jù)類型說明 枚舉extern 存儲(chǔ)種類說明 在其他程序模塊中說明了的全局變量flost 數(shù)據(jù)類型說明 單精度浮點(diǎn)數(shù)for 程序語句 構(gòu)成for 循環(huán)結(jié)構(gòu)goto 程序語句 構(gòu)成goto 轉(zhuǎn)移結(jié)構(gòu)if 程序語句 構(gòu)成if..else 選擇結(jié)構(gòu)int 數(shù)據(jù)類型說明 基本整型數(shù)long 數(shù)據(jù)類型說明 長(zhǎng)整型數(shù)register 存儲(chǔ)種類說明 使用CPU 內(nèi)部寄存的變量return 程序語句 函數(shù)返回short 數(shù)據(jù)類型說明 短整型數(shù)signed 數(shù)據(jù)類型說明 有符號(hào)數(shù)，二進(jìn)制數(shù)據(jù)的最高位為符號(hào)位sizeof 運(yùn)算符 計(jì)算表達(dá)式或數(shù)據(jù)類型的字節(jié)數(shù)static 存儲(chǔ)種類說明 靜態(tài)變量struct 數(shù)據(jù)類型說明 結(jié)構(gòu)類型數(shù)據(jù)swicth 程序語句 構(gòu)成switch 選擇結(jié)構(gòu)typedef 數(shù)據(jù)類型說明 重新進(jìn)行數(shù)據(jù)類型定義union 數(shù)據(jù)類型說明 聯(lián)合類型數(shù)據(jù)unsigned 數(shù)據(jù)類型說明 無符號(hào)數(shù)數(shù)據(jù)void 數(shù)據(jù)類型說明 無類型數(shù)據(jù)volatile 數(shù)據(jù)類型說明 該變量在程序執(zhí)行中可被隱含地改變while 程序語句 構(gòu)成while 和do..while 循環(huán)結(jié)構(gòu)ANSIC 標(biāo)準(zhǔn)關(guān)鍵字關(guān)鍵字 用途 說明Bit 位標(biāo)量聲明 聲明一個(gè)位標(biāo)量或位類型的函數(shù)sBit 位標(biāo)量聲明 聲明一個(gè)可位尋址變量
標(biāo)簽： C51
上傳時(shí)間： 2013-10-08
上傳用戶：waves_0801
MCS-51系列單片機(jī)芯片結(jié)構(gòu):2.1 MCS—51系列單片機(jī)的結(jié)構(gòu)原理2.1.1 MCS-51單片機(jī)邏輯結(jié)構(gòu) MCS-51單片機(jī)的系統(tǒng)結(jié)構(gòu)框圖如圖2.1所示。 圖2.1 MCS-51單片機(jī)的系統(tǒng)結(jié)構(gòu)框圖由圖2.1可以看出，單片機(jī)內(nèi)部主要包含下列幾個(gè)部件：u 一個(gè)8位CPU；u 一個(gè)時(shí)鐘電路；u 4Kbyte程序存儲(chǔ)器；u 128byte數(shù)據(jù)存儲(chǔ)器；u 兩個(gè)16位定時(shí)/計(jì)數(shù)器；u 64Kbyte擴(kuò)展總線控制電路；u 四個(gè)8-Bit并行I/O端口；u 一個(gè)可編程串行接口；五個(gè)中斷源，其中包括兩個(gè)優(yōu)先級(jí)嵌套中斷 1. CPU CPU即中央處理器的簡(jiǎn)稱，是單片機(jī)的核心部件，它完成各種運(yùn)算和控制操作，CPU由運(yùn)算器和控制器兩部分電路組成。（1）運(yùn)算器電路 運(yùn)算器電路包括ALU（算術(shù)邏輯單元）、ACC（累加器）、B寄存器、狀態(tài)寄存器、暫存器1和暫存器2等部件，運(yùn)算器的功能是進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算。 （2）控制器電路 控制器電路包括程序計(jì)數(shù)器PC、PC加1寄存器、指令寄存器、指令譯碼器、數(shù)據(jù)指針DPTR、堆棧指針SP、緩沖器以及定時(shí)與控制電路等。控制電路完成指揮控制工作，協(xié)調(diào)單片機(jī)各部分正常工作。
標(biāo)簽： MCS 51 單片機(jī) 芯片結(jié)構(gòu)
上傳時(shí)間： 2013-10-27
上傳用戶：tianyi223
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
