CMOS版圖設(shè)計技巧之一
CMOS版圖設(shè)計技巧之一...
CMOS版圖設(shè)計技巧之一...
模擬CMOS集成電路設(shè)計...
Abstract: What can be simpler than designing with CMOS and BiCMOS? These technologies are very eas...
設(shè)計了一種用于高速ADC中的高速高增益的全差分CMOS運算放大器。主運放采用帶開關(guān)電容共模反饋的折疊式共源共柵結(jié)構(gòu),利用增益提高和三支路電流基準技術(shù)實現(xiàn)一個可用于12~14 bit精度,100 MS/...
為了提高數(shù)字集成電路芯片的驅(qū)動能力,采用優(yōu)化比例因子的等比緩沖器鏈方法,通過Hspice軟件仿真和版圖設(shè)計測試,提出了一種基于CSMC 2P2M 0.6 μm CMOS工藝的輸出緩沖電路設(shè)計方案...
采用電流模脈寬調(diào)制控制方案的電池充電芯片設(shè)計,鋸齒波信號的線性度較好,當(dāng)負載電路減小時,自動進入Burst Mode狀態(tài)提高系統(tǒng)的效率。整個電路基于1.0 μm 40 V CMOS工藝設(shè)計,通過...
通常以為TTL門的速度高于“CMOS門電路。影響TTL門電路工作速度的主要因素是電路內(nèi)部管子的開關(guān)特性、電路結(jié)構(gòu)及內(nèi)部的各電阻數(shù)值。電阻數(shù)值越大,作速度越低。管子的開關(guān)時間越長,門的工...
由于CMOS器件靜電損傷90%是延遲失效,對整機應(yīng)用的可靠性影響太大,因而有必要對CMOS器件進行抗靜電措施。本文描述了CMOS器件受靜電損傷的機理,從而對設(shè)計人員提出了幾種在線路設(shè)計中如何抗靜電...
閂鎖效應(yīng)是指CMOS器件所固有的寄生雙極晶體管被觸發(fā)導(dǎo)通,在電源和地之間存在一個低阻通路,大電流,導(dǎo)致電路無法正常工作,甚至燒毀電路...
開關(guān)在電路中起接通信號或斷開信號的作用。最常見的可控開關(guān)是繼電器,當(dāng)給驅(qū)動繼電器的驅(qū)動電路加高電平或低電平時,繼電器就吸合或釋放,其觸點接通或斷開電路。CMOS模擬開關(guān)是一種可控開關(guān),它不象繼電器那樣...