用verlog語(yǔ)言編的又一個(gè)很好的綜合實(shí)驗(yàn)(交通燈的控制),特別適合于FPGA/CPLD的初學(xué)者
標(biāo)簽： verlog FPGA CPLD 語(yǔ)言
上傳時(shí)間： 2013-12-11
上傳用戶：cuiyashuo
用verlog語(yǔ)言編的一些基礎(chǔ)實(shí)驗(yàn),適合于FPGA/CPLD的初學(xué)者。內(nèi)容包括8位優(yōu)先編碼器，乘法器，除法器，多路選擇器，二進(jìn)制轉(zhuǎn)BCD碼，加法器，減法器等等。
標(biāo)簽： verlog FPGA CPLD 8位
上傳時(shí)間： 2013-12-29
上傳用戶：siguazgb
SPI串口的內(nèi)核實(shí)現(xiàn)（vhdl）,可以用qII等軟件直接加到FPGA或者CPLD里面.
標(biāo)簽： FPGA CPLD vhdl SPI
上傳時(shí)間： 2014-01-04
上傳用戶：569342831
fpga/CPLD開(kāi)發(fā)管理Digit-Serial DSP Functions
標(biāo)簽： Digit-Serial Functions fpga CPLD
上傳時(shí)間： 2014-01-11
上傳用戶：tyler
用中文介紹Xilinx公司FPGA/CPLD的集成開(kāi)發(fā)環(huán)境－ISE軟件的簡(jiǎn)單使用
標(biāo)簽： Xilinx FPGA CPLD ISE
上傳時(shí)間： 2014-10-28
上傳用戶：dongbaobao
FPGA/CPLD設(shè)計(jì)指導(dǎo)準(zhǔn)則。如基本設(shè)計(jì)原則，設(shè)計(jì)思想，基本操作技巧，常用模塊。有意識(shí)地利用這些原則方法指導(dǎo)工作學(xué)習(xí)，可以取得事倍功半的效果。
標(biāo)簽： FPGA CPLD 設(shè)計(jì)指導(dǎo) 準(zhǔn)則
上傳時(shí)間： 2014-01-08
上傳用戶：qlpqlq
講述CPLD和FPGA的結(jié)構(gòu)，對(duì)初學(xué)者很有用。
標(biāo)簽： CPLD FPGA
上傳時(shí)間： 2014-01-23
上傳用戶：lps11188
如何計(jì)算fpga或cpld門數(shù)的資料，希望對(duì)大家有所幫助！
標(biāo)簽： fpga cpld 如何計(jì)算
上傳時(shí)間： 2013-12-04
上傳用戶：從此走出陰霾
FPGA或CPLD與DAC（DAC0832），這個(gè)源代碼是產(chǎn)生一個(gè)三角波，還帶有仿真，精度是8位。
標(biāo)簽： DAC FPGA CPLD 0832
上傳時(shí)間： 2016-01-16
上傳用戶：chenbhdt
fpga 和cpld 方面的編程實(shí)例程序，很好東西啊，是初學(xué)者適宜的參考資料
標(biāo)簽： fpga cpld 方面 編程實(shí)例
上傳用戶：asddsd
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
