用vhdl編寫(xiě)的pci源代碼。花了我2000多元錢買來(lái)的，編譯通過(guò)！
標(biāo)簽： vhdl 2000 pci 編寫(xiě)
上傳時(shí)間： 2013-08-29
上傳用戶：brilliantchen
詳細(xì)描述了在FPGA/CPLD設(shè)計(jì)過(guò)程中應(yīng)注意的地方,和如何提高設(shè)計(jì)效率,對(duì)FPGA設(shè)計(jì)者有很好的幫助
標(biāo)簽： FPGA CPLD 過(guò)程 如何提高
上傳用戶：wfeel
CPLD(FPGA)的開(kāi)發(fā)與應(yīng)用，一本非常值得一看的書(shū)籍。
標(biāo)簽： CPLD FPGA
上傳時(shí)間： 2013-08-30
上傳用戶：nostopper
學(xué)習(xí)FPGA CPLD的入門文檔，比較適合初學(xué)者
標(biāo)簽： FPGA CPLD 文檔
上傳用戶：hui626493
fpga cpld 常見(jiàn)模塊設(shè)計(jì)，包括基于fpga 的全數(shù)字鎖向環(huán)，基于fpga cpld 的半整數(shù)分頻器的設(shè)計(jì)等，很有用
標(biāo)簽： fpga cpld 模塊設(shè)計(jì)
上傳用戶：mhp0114
I2C在CPLD上的模擬實(shí)現(xiàn)源程序，用C語(yǔ)言編寫(xiě)而成
標(biāo)簽： CPLD I2C 模擬 源程序
上傳用戶：181992417
智能機(jī)器小車主要完成尋跡功能，由機(jī)械結(jié)構(gòu)和控制單元兩個(gè)部分組成。機(jī)械結(jié)構(gòu)是一個(gè)由底盤(pán)、前后輔助輪、控制板支架、傳感器支架、左右驅(qū)動(dòng)輪、步進(jìn)電機(jī)等組成。控制單元部分主要由主要包含傳感器及其調(diào)理電路、步進(jìn)電機(jī)及驅(qū)動(dòng)電路、控制器三個(gè)部分。本設(shè)計(jì)的核心為控制器部分，采用Altera MAX7000S系列的EPM7064LC84-15作主控芯片。CPLD芯片的設(shè)計(jì)主要在MAX+plusⅡ10.0環(huán)境下利用VHDL語(yǔ)言編程實(shí)現(xiàn)。驅(qū)動(dòng)步進(jìn)電機(jī)電路主要利用ULN2803作為驅(qū)動(dòng)芯片。
標(biāo)簽： CPLD 設(shè)計(jì)實(shí)現(xiàn) 智能機(jī)
上傳用戶：ve3344
ＣＰＬＤ設(shè)計(jì)實(shí)例，對(duì)學(xué)習(xí)CPLD的學(xué)員來(lái)說(shuō)很有幫助的
標(biāo)簽： CPLD 設(shè)計(jì)實(shí)例
上傳用戶：黃蛋的蛋黃
PCI是一種高性能的局部總線規(guī)范，可實(shí)現(xiàn)各種功能標(biāo)準(zhǔn)的PCI總線卡。本文簡(jiǎn)要介紹了PCI總線的特點(diǎn)、信號(hào)與命令，提出了一種利用高速FPGA實(shí)現(xiàn)PCI總線接口的設(shè)計(jì)方案。\r\n
標(biāo)簽： FPGA PCI 總線接口 設(shè)計(jì)方案
上傳用戶：brain kung
文中給出了使用cpld設(shè)計(jì)數(shù)字系統(tǒng)的完全過(guò)程,希望對(duì)初學(xué)者有所幫助
標(biāo)簽： cpld 數(shù)字系統(tǒng) 過(guò)程
上傳用戶：shfanqiwei
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<center id="wkmgy"></center>
