利用XC9572-TQFP100(Xilinx CPLD)制作的多功能CPLD/FPGA的ISP下載線源代碼及線路圖。可用來燒錄Xilinx,Lattice,Altera等廠家的CPLD/FPGA.
標(biāo)簽: CPLD Xilinx FPGA Lattice
上傳時間: 2017-07-16
上傳用戶:anng
EDA技術(shù)與CPLD FPGA編程實驗指導(dǎo)書
上傳時間: 2022-07-08
上傳用戶:slq1234567890
本書詳細(xì)介紹了CPLD/FPGA常用模塊與綜合應(yīng)用系統(tǒng)設(shè)計的方法與技巧。全書共分為3篇22章,第1篇為基礎(chǔ)知識篇,簡要介紹了CPLD/FPGA硬件結(jié)構(gòu)知識、VHDL硬件編程語言、Verilog與SystemC編程、常用開發(fā)工具;第2篇為常用模塊設(shè)計實例篇,通過14個模塊設(shè)計實例,詳細(xì)介紹了CPLD/FPGA的各種開發(fā)技術(shù)和使用技巧,這些模塊實例幾乎涵蓋了所有的CPLD/FPGA開發(fā)技術(shù);第3篇為綜合系統(tǒng)設(shè)計實例篇,通過4個綜合系統(tǒng)實例,對前面的CPLD/FPGA常用模塊進(jìn)行了綜合應(yīng)用設(shè)計。
上傳時間: 2013-06-02
上傳用戶:SimonQQ
本文介紹了一個基于CPLD/FPGA的嵌入式IP核設(shè)計。論文在闡述可編程邏輯器件及其發(fā)展趨勢的基礎(chǔ)上,探討了知識產(chǎn)權(quán)復(fù)用理念,MCU的復(fù)雜化設(shè)計以及數(shù)字信號傳輸與處理的速度要求。結(jié)合國內(nèi)外對CPLD/FPGA的使用現(xiàn)狀,引出了在CPLD/FPGA上開發(fā)嵌入式模塊程序的理念并提出了設(shè)計實現(xiàn)方法和設(shè)計實例。課題的設(shè)計目標(biāo)為開發(fā)一個基于CPLD/FPGA的USBIP模塊,實現(xiàn)開發(fā)板與PC機(jī)之間的USB通信。設(shè)計過程首先進(jìn)行硬件設(shè)計,在FPGA開發(fā)板上開發(fā)擴(kuò)展板;其次用ISE開發(fā)軟件進(jìn)行FPGA數(shù)字化設(shè)計;在軟件開發(fā)完成后,將配置生成的比特流文件通過JTAG電纜下載到FPGA開發(fā)板上,實現(xiàn)FPGA開發(fā)板與PC機(jī)之間的通信。 該設(shè)計具有很高的實用性,它進(jìn)一步擴(kuò)大了可編程芯片的領(lǐng)地,將復(fù)雜專有芯片擠向高端和超復(fù)雜應(yīng)用;它使得IP資源復(fù)用理念得到更普遍的應(yīng)用;為基于FPGA的嵌入式系統(tǒng)設(shè)計提供了廣闊的思路。
上傳時間: 2013-07-05
上傳用戶:隱界最新
this a book about cpld fpga developmen,it is very useful for eda development
上傳時間: 2013-08-30
上傳用戶:1051290259
該文檔為FPGA_ASIC-基于CPLD、FPGA的半整數(shù)分頻器的設(shè)計講解文檔,是一份很不錯的參考資料,具有較高參考價值,感興趣的可以下載看看………………
上傳時間: 2022-02-26
上傳用戶:slq1234567890
通信與信息技術(shù)行業(yè)飛速發(fā)展,已成為我國支柱產(chǎn)業(yè)之一。隨著該行業(yè)的迅速發(fā)展,社會對具備實際動手能力人才的需求也不斷增加,高校通信教學(xué)改革勢在必行。在最初的通信原理實驗設(shè)備中每個實驗獨立占用一塊硬件資源,隨著EDA技術(shù)的發(fā)展,實驗設(shè)備廠商將CPLD/FPGA技術(shù)作為獨立的一項實驗內(nèi)容,加入到通信原理實驗設(shè)備中。FPGA技術(shù)具備集成度高、速度快和現(xiàn)場可編程的優(yōu)勢,適合高集成度和高速的時序運算。本文總結(jié)現(xiàn)有通信原理實驗設(shè)備的優(yōu)缺點,采用FPGA技術(shù)設(shè)計出集驗證性和設(shè)計性于一體,具備較高的綜合性和系統(tǒng)性的通信原理實驗系統(tǒng)。 本系統(tǒng)提供了一個開放性的硬件、軟件平臺,從培養(yǎng)學(xué)生實際動手能力出發(fā),利用FPGA在通用的硬件上實現(xiàn)所有實驗內(nèi)容。學(xué)生在本系統(tǒng)上除了能完成已固化的實驗內(nèi)容,還可以實現(xiàn)電子設(shè)計開發(fā)和驗證。這對培養(yǎng)學(xué)生的實踐能力大有裨益。 本文結(jié)合數(shù)字通信系統(tǒng)基本模型,把基于FPGA的通信原理實驗系統(tǒng)劃分為信號源模塊、發(fā)送端模塊、信道仿真模塊、接收端模塊和同步模塊幾部分。其中,模擬信號源采用DDS技術(shù),能夠生成非常高的頻率精度,可作為任意波形發(fā)生器。發(fā)送端和接收端模塊結(jié)合到一起組成多體制調(diào)制解調(diào)器,形成多頻段、多波形的軟件無線電系統(tǒng)。載波同步采用全數(shù)字COSTAS環(huán)提取技術(shù),具備良好的載波跟蹤特性,利用對載波相位不敏感 的Gardner算法跟蹤位同步信號。 本文首先介紹了通信原理實驗系統(tǒng)的研究現(xiàn)狀和意義;然后根據(jù)通信系統(tǒng)模型從《通信原理》各個章節(jié)中提煉出各模塊的實驗內(nèi)容,分別列出各實驗的數(shù)字化實現(xiàn)模型;繼而根據(jù)各模塊資源需求選取合適FPGA芯片,并給出硬件設(shè)計方案;最后,給出各模塊在FPGA上具體實現(xiàn)過程、系統(tǒng)測試結(jié)果及分析。測試和實際運行結(jié)果表明設(shè)計方法正確,且功能和技術(shù)指標(biāo)滿足設(shè)計要求。 關(guān)鍵詞:通信原理,實驗系統(tǒng),F(xiàn)PGA,DDS,多體制調(diào)制解調(diào),全數(shù)字COSTAS環(huán),位同步
標(biāo)簽: FPGA 通信原理 實驗系統(tǒng)
上傳時間: 2013-07-07
上傳用戶:evil
音頻管理組件(Audio Management Unit,AMU)是先進(jìn)客艙娛樂與服務(wù)系統(tǒng)(Advanced Cabin Entertainment Service System,ACESS)的組成部分,應(yīng)用于飛機(jī)上音頻資源的管理與控制。飛機(jī)運營對航空機(jī)載電子系統(tǒng)準(zhǔn)確性、復(fù)雜性和安全性的高要求,使得其維修維護(hù)工作極大地依賴于自動測試設(shè)備(Automatic Testing Equipment,ATE)。本課題來源于實際工程項目, FPGA技術(shù)具備多種優(yōu)點,將其與民航測試設(shè)備結(jié)合研制一個用于檢測AMU故障的自動測試系統(tǒng),該系統(tǒng)將對AMU自動完成部件維修手冊(Comvonent Maintenance Manual,CMM)所規(guī)定的全部功能、性能方面的綜合測試。 本文首先概述音頻管理組件、自動測試系統(tǒng)及其在民航領(lǐng)域的應(yīng)用,并闡述了課題的背景、研究目標(biāo)和相關(guān)技術(shù)要求;文章對可編程邏輯器件CPLD/FPGA的結(jié)構(gòu)原理、硬件描述語言VHDL的特點以及MAXL+plusⅡ軟件的設(shè)計流程進(jìn)行了說明,重點闡述了基于FPGA的DDS信號發(fā)生器以及數(shù)據(jù)采集卡的設(shè)計實現(xiàn)、并著重闡述了ARINC429總線的傳輸規(guī)范,和基于FPGA的ARINC429總線接口的設(shè)計與實現(xiàn)。在ARINC429接口設(shè)計中采用自頂向下,多層次系統(tǒng)設(shè)計的方法,用VHDL語言進(jìn)行描述。在發(fā)送器中利用了FPGA內(nèi)部的分布式RAM創(chuàng)建異步FIFO,節(jié)約了FPGA的內(nèi)部資源和提高了數(shù)據(jù)傳輸速度;在接收器中采用了提高抗干擾性的優(yōu)化設(shè)計。測試結(jié)果表明基于FPGA的設(shè)計實現(xiàn)ARINC429總線數(shù)據(jù)通信的要求,使用方便,可靠性好,能夠克服HS-3282芯片中的數(shù)據(jù)格式固定,使用不夠靈活方便,價格昂貴的缺點。
標(biāo)簽: FPGA 飛機(jī) 音頻 測試系統(tǒng)
上傳時間: 2013-08-06
上傳用戶:gzming
隨著半導(dǎo)體技術(shù)與數(shù)字集成電路(微處理器、存貯器以及標(biāo)準(zhǔn)邏輯門電路等)技術(shù)的迅速發(fā)展,特別是隨著計算機(jī)技術(shù)的發(fā)展,在工業(yè)生產(chǎn)和科學(xué)技術(shù)研究的各行各業(yè)中,人們利用PC機(jī)的強(qiáng)大處理功能代替?zhèn)鹘y(tǒng)儀器的某些部件,開發(fā)出各種測量儀器(虛擬儀器),傳統(tǒng)儀器的數(shù)字邏輯部分多是采用分立集成電路(IC)組成,分立IC愈多,給系統(tǒng)的電路設(shè)計、調(diào)試及維護(hù)帶來諸多不便。而隨著EDA技術(shù)的飛速發(fā)展,大規(guī)模可編程邏輯芯片CPLD / FPGA應(yīng)運而生。這類芯片可以替代幾十甚至上百塊通用IC芯片,而且,因其可用硬件描述語言進(jìn)行芯片設(shè)計、支持在線編程和在系統(tǒng)編程等優(yōu)點而備受青睞。本課題主要是用FPGA實現(xiàn)一個驗證平臺。用于SOC及IPCore的驗證。用FPGA系統(tǒng)驗證板實現(xiàn)在實際硬件環(huán)境中的驗證可以彌補(bǔ)ASIC 設(shè)計流程中仿真的不足, 通過該驗證也可以加快ASIC設(shè)計且降低由于邏輯問題所造成ASIC 開發(fā)中的成本損耗。本文首先介紹了EDA技術(shù)的發(fā)展,然后介紹了FPGA,SOC,和IPCore的一些基本概念,分析了FPGA在現(xiàn)代集成電路設(shè)計領(lǐng)域的一些應(yīng)用。最后,具體設(shè)計了一塊用設(shè)計驗證的開發(fā)板,并討論了其設(shè)計結(jié)構(gòu),流程及驗證方法。
上傳時間: 2013-05-16
上傳用戶:bakdesec
了解從SPLD到CPLD/FPGA的發(fā)展過程,跟深入認(rèn)識流行數(shù)字芯片的原理和發(fā)展趨勢
標(biāo)簽: 電子系統(tǒng)設(shè)計
上傳時間: 2013-10-16
上傳用戶:tyler
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1