this a book whicksoa xsdCSAok ac saa as c c dsa sa CSA sas cdsa CSA c sac sa CSA CSA sa dsa
上傳時間： 2014-01-17
上傳用戶：zhengzg
CSA() 加擾解擾算法(DVB-C中用到)。內(nèi)有實現(xiàn)源碼
上傳時間： 2016-01-19
上傳用戶：hoperingcong
新型的浮點乘法器 用CSA來實現(xiàn)可以用在浮點乘法器的地方
上傳時間： 2016-12-27
上傳用戶：wff
該算法為基于克隆選擇原理的人工免疫算法。CSA算法對一些函數(shù)求極值，可比較各自的特點。
上傳時間： 2017-02-21
上傳用戶：wpt
MAC-4bit verilog source code with CSA style
上傳時間： 2014-01-13
上傳用戶：小碼農(nóng)lz
隨著數(shù)字視頻廣播的發(fā)展，觀眾將會面對越來越多綜合或?qū)ｉT頻道的選擇，欣賞到更高品質(zhì)，更多服務的節(jié)目。而廣播業(yè)者則要為這些節(jié)目的版權購買，制作而承受更高的成本，單純的廣告收入已經(jīng)不夠。要求對用戶收取一定的收視費用，而另一方面，調(diào)查也顯示用戶是愿意預付一定費用以獲得更好服務的。條件接受系統(tǒng)(Conditional Access system)就是為了商業(yè)目的而對某些廣播服務實施接入控制，決定一個數(shù)字接受設備能否將特定的廣播節(jié)目展現(xiàn)給最終用戶的系統(tǒng)。CA技術要求既能使用戶自由選擇收看節(jié)目又能保護廣播業(yè)者的利益，確算只有已支付了或即將支付費用的用戶才能收看到所選的電視節(jié)目。在數(shù)字電視領域中，CA系統(tǒng)無疑將成為發(fā)展新服務的必需條件。但是在不同的運營商可能會使用不同的CA系統(tǒng)，在不同的CA系統(tǒng)之間進行互操作所必需共同遵守的最基本條件是：通用的加擾算法。每個用戶接收設備中應集成相應的解擾模塊。在我國國家標準--數(shù)字電視條件接收系統(tǒng)GY/Z 175-2001的附錄H中有詳細的描述。 FPGA是英文Field Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。可以說，F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。 首先本文簡要介紹CA系統(tǒng)的目的和組成，F(xiàn)PGA的結(jié)構(gòu)和原理，優(yōu)勢。然后介紹了利用FPGA來實現(xiàn)CA系統(tǒng)主要組成部分即加擾的原理和步驟，分析算法，劃分邏輯結(jié)構(gòu)，軟件仿真，劃分硬件模塊，硬件性能分析，驗證平臺構(gòu)建，硬件實現(xiàn)等。 然后對以上各個部分做詳細的闡述。同時為了指導FPGA設計，給出了FPGA的結(jié)構(gòu)和原理與FPGA設計的基本原則、設計的基本技巧、設計的基本流程； 最后給出了該加擾系統(tǒng)的測試與驗證方法以及驗證和測試結(jié)果。
上傳時間： 2013-06-22
上傳用戶：chongchong2016
這篇論文以數(shù)字電視條件接收系統(tǒng)為研究對象，系統(tǒng)硬件設計以DSP和FPGA為實現(xiàn)平臺，采用以DSP實現(xiàn)其加密算法、以FPGA實現(xiàn)其外圍電路，對數(shù)字電視條件接收系統(tǒng)進行設計。首先根據(jù)數(shù)字電視條件接收系統(tǒng)的原理及其軟硬分離的發(fā)展趨勢，提出采用 DSP+FPGA結(jié)構(gòu)的設計方式，將ECC與AES加密算法應用于SK與CW的加密；根據(jù)其原理對系統(tǒng)進行總體設計，同時對系統(tǒng)各部分的硬件原理圖進行詳細設計，并進行 PCB設計。其次采用從上而下的設計方式，對FPGA實現(xiàn)的邏輯功能劃分為各個功能模塊，然后再對各個模塊進行設計、仿真。采用Quartus Ⅱ7.2軟件對FPGA實現(xiàn)的邏輯功能進行設計、仿真。仿真結(jié)果表明：基于通用加擾算法(CSA)的加擾器模塊，滿足TS流加擾要求；塊加密模塊的最高時鐘頻率達到229.89MHz，流加密模塊的最高時鐘頻率達到331.27MHz，對于實際的碼流來說，具有比較大的時序裕量；DSP接口模塊滿足 ADSP BF-535的讀寫時序；包處理模塊實現(xiàn)對加密后數(shù)據(jù)的包處理。最后對條件接收系統(tǒng)中加密算法程序采用結(jié)構(gòu)化、模塊化的編程方式進行設計。 ECC設計時采用C語言與匯編語言混合編程，充分利用兩種編程語言的優(yōu)勢。將ECC 與AES加密算法在VisualDSP++3.0開發(fā)環(huán)境下進行驗證，并下載至ADSP BF-535評估板上運行。輸出結(jié)果表明：有限域運算匯編語言編程的實現(xiàn)方式，其運行速度明顯提高， 192位加法提高380個時鐘周期，32位乘法提高92個時鐘周期；ECC與AES達到加密要求。上述工作對數(shù)字電視條件接收系統(tǒng)的設計具有實際的應用價值。關鍵詞：條件接收，DSP，F(xiàn)PGA，ECC，AEs
標簽： DSPFPGA 數(shù)字電視 條件接收系統(tǒng)
上傳時間： 2013-07-03
上傳用戶：www240697738
安裝自由的小型·薄型電源。為控制盤的小型化作出貢獻• 寬22.5mm×高85mm×進深.96.5mm的小型 ·薄型尺寸。•3種安裝方向。 （標準、 水平、 向上）• 面板可直接并列安裝。• 安全標準 ：通過了UL508/60950-1/1604、 CSA C22.2 No.14/60950-1/213、EN50178(=VDE0160)、 EN60950-1(=VDE0805)。
上傳時間： 2014-01-23
上傳用戶：wwwe
符合全球標準的小巧電源•35～150 W容量支持5 V, 12 V和24 V輸出電壓(100 W, 150 W: 僅24 V型)• 支持DIN導軌安裝• 安全標準 ： UL 508/60950-1, EN 60950-1CSA C22.2 No. 60950-1
上傳時間： 2014-04-17
上傳用戶：fklinran
•經(jīng)過時間顯示窗口大，看起來容易。•采用AC24～240V/DC12～240V的自由電源方式。且DC規(guī)格無需指定極性。•可以通過動作功能切換開關選擇8個動作功能。•通過時間設定開關和時間單位開關的組合操作，實現(xiàn)0.1秒～9990小時的多個時間規(guī)格。•裝備各種外部信號輸入功能。可以和各種無接點設備連接。•通過UL、CSA標準。符合EMC標準(EN61812-1)、對應CE標記。
上傳時間： 2013-11-12
上傳用戶：781354052
