Source code for j2me game Capture
標(biāo)簽： Capture Source code j2me
上傳時(shí)間： 2014-08-15
上傳用戶：gtf1207
Vimicro USB PC Camera ZS0211 Video Capture
標(biāo)簽： Vimicro Capture Camera Video
上傳時(shí)間： 2014-08-24
上傳用戶：nanshan
ViMicro301B. Driver. Video Capture
標(biāo)簽： ViMicro Capture Driver Video
上傳時(shí)間： 2013-12-10
上傳用戶：yulg
Capture ip from site speciefied in delphi
標(biāo)簽： speciefied Capture delphi from
上傳時(shí)間： 2013-12-13
上傳用戶：yimoney
Capture 基礎(chǔ)教程及CIS 器件庫
標(biāo)簽： Capture CIS 基礎(chǔ)教程 器件
上傳時(shí)間： 2019-07-30
上傳用戶：jyh1058
Cadence中Capture向Allegro中導(dǎo)入網(wǎng)表時(shí)的常見錯(cuò)誤
標(biāo)簽： cadence Capture allegro
上傳時(shí)間： 2022-07-07
上傳用戶：
本文對(duì)基于FPGA的對(duì)象存儲(chǔ)控制器原型的硬件設(shè)計(jì)進(jìn)行了研究。主要內(nèi)容如下： ⑴研究了對(duì)象存儲(chǔ)控制器的硬件設(shè)計(jì)，使其高效完成對(duì)象級(jí)接口的智能化管理和復(fù)雜存儲(chǔ)協(xié)議的解析，對(duì)對(duì)象存儲(chǔ)系統(tǒng)整體性能提升有重要意義。基于SoPC(片上可編程系統(tǒng))技術(shù)，在FPGA(現(xiàn)場(chǎng)可編程門陣列)上實(shí)現(xiàn)的對(duì)象存儲(chǔ)控制器，具有功能配置靈活，調(diào)試方便，成本較低等優(yōu)點(diǎn)。 ⑵采用Cyclone II器件實(shí)現(xiàn)的對(duì)象存儲(chǔ)控制器的網(wǎng)絡(luò)接口，包含處理器模塊、內(nèi)存模塊、Flash模塊等核心組成部分，提供千兆以太網(wǎng)的網(wǎng)絡(luò)接口和PCI(周邊元件擴(kuò)展接口)總線的主機(jī)接口，還具備電源模塊、時(shí)鐘模塊等以保證系統(tǒng)正常運(yùn)行。在設(shè)計(jì)實(shí)現(xiàn)PCB(印制電路板)時(shí)，從疊層設(shè)計(jì)、布局、布線、阻抗匹配等多方面解決高達(dá)100MHz的全局時(shí)鐘帶來的信號(hào)完整性問題，并基于IBIS模型進(jìn)行了信號(hào)完整性分析及仿真。針對(duì)各功能模塊提出了相應(yīng)的調(diào)試策略，并完成了部分模塊的調(diào)試工作。 ⑶提出了基于Virtex-4的對(duì)象存儲(chǔ)控制器系統(tǒng)設(shè)計(jì)方案，Virtex-4內(nèi)嵌PowerPC高性能處理器，可更好地完成對(duì)象存儲(chǔ)設(shè)備相關(guān)的控制和管理工作。實(shí)現(xiàn)了豐富的接口設(shè)計(jì)，包括千兆以太網(wǎng)、光纖通道、SATA(串行高級(jí)技術(shù)附件)等網(wǎng)絡(luò)存儲(chǔ)接口以及較PCI性能更優(yōu)異的PCI-X(并連的PCI總線)主機(jī)接口；提供多種FPGA配置方式。使用Cadence公司的Capture CIS工具完成了該系統(tǒng)硬件的原理圖繪制，通過了設(shè)計(jì)規(guī)則檢查，生成了網(wǎng)表用作下一步設(shè)計(jì)工作的交付文件。
標(biāo)簽： FPGA 對(duì)象存儲(chǔ) 原型
上傳時(shí)間： 2013-04-24
上傳用戶：lijinchuan
OrCAD/PSpice9偏壓點(diǎn)和直流掃描分析（歐姆定律）一、學(xué)習(xí)目的：1、使用電路繪制程序Capture繪制所須要的電路圖2、學(xué)習(xí)偏壓點(diǎn)分析
標(biāo)簽： PSpice OrCAD 偏壓 直流掃描分析
上傳時(shí)間： 2013-04-24
上傳用戶：xfbs821
電子設(shè)計(jì)自動(dòng)化（EDA）軟件OrCAD9.2 的使用一．實(shí)驗(yàn)?zāi)康?. 熟練掌握OrCAD Capture軟件設(shè)計(jì)繪制電路原理圖的方法。2. 靈
標(biāo)簽： OrCAD EDA 9.2 電子設(shè)計(jì)自動(dòng)化
上傳時(shí)間： 2013-07-25
上傳用戶：brucewan
本章的主要內(nèi)容介紹Allegro 如何載入Netlist，進(jìn)而認(rèn)識(shí)新式轉(zhuǎn)法和舊式轉(zhuǎn)法有何不同及優(yōu)缺點(diǎn)的分析，通過本章學(xué)習(xí)可以對(duì)Allegro 和Capture 之間的互動(dòng)關(guān)係，同時(shí)也能體驗(yàn)出Allegro 和Capture 同步變更屬性等強(qiáng)大功能。
上傳時(shí)間： 2013-12-23
上傳用戶：ANRAN
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
