亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

Ccs 燒寫方法

  • 基于DSP的對轉(zhuǎn)永磁無刷直流電動(dòng)機(jī)控制方法研究.rar

    本文主要的研究為對轉(zhuǎn)永磁無刷直流電動(dòng)機(jī)控制問題,對轉(zhuǎn)永磁無刷直流電動(dòng)機(jī)在艦船、水下航行器等對轉(zhuǎn)推進(jìn)系統(tǒng)中有著廣泛的應(yīng)用前景。它具有無刷直流電動(dòng)機(jī)的一切優(yōu)點(diǎn):功率密度大、調(diào)速性能好、運(yùn)行效率高、結(jié)構(gòu)簡單、運(yùn)行可靠、維護(hù)方便等等。其與普通的永磁無刷直流電動(dòng)機(jī)的差別僅僅在于原來靜止的電樞部分和旋轉(zhuǎn)的永磁體部分都可以相對于靜止部分旋轉(zhuǎn),即有兩個(gè)轉(zhuǎn)子,根據(jù)作用力與反作用力的原理,兩個(gè)轉(zhuǎn)子受到的電磁轉(zhuǎn)矩在任意時(shí)刻都是大小相等、方向相反的。因此兩個(gè)轉(zhuǎn)子必將沿著相反的方向旋轉(zhuǎn)。 論文主要工作和創(chuàng)新點(diǎn)如下: 1)介紹了對轉(zhuǎn)永磁無刷直流電機(jī)與普通永磁無刷直流電機(jī)的區(qū)別、優(yōu)點(diǎn)及應(yīng)用,詳細(xì)分析了其工作原理,并建立對轉(zhuǎn)永磁無刷直流電機(jī)本體的數(shù)學(xué)模型,接著利用MATLAB/Simulink建立對轉(zhuǎn)永磁無刷直流電機(jī)的仿真模型。 2)研究了無位置傳感器對轉(zhuǎn)永磁無刷直流電機(jī)的控制方法。采用基于DSP的三次諧波過零點(diǎn)檢測方法來檢測電機(jī)轉(zhuǎn)子的位置與轉(zhuǎn)速,采用數(shù)字鎖相環(huán)對三次諧波過零點(diǎn)進(jìn)行90°延遲: 3)控制系統(tǒng)采用雙閉環(huán)控制,即速度環(huán)與電流環(huán)來組成調(diào)速控制系統(tǒng),其中速度環(huán)采用了基于改進(jìn)的BP神經(jīng)網(wǎng)絡(luò)PID自適應(yīng)控制,電流環(huán)采用滯環(huán)控制,并對整個(gè)系統(tǒng)進(jìn)行仿真。 4)在仿真研究的基礎(chǔ)上,本文進(jìn)行了以TMS320I~F2407A的DSP芯片為控制核心的無位置傳感器對轉(zhuǎn)永磁無刷直流電機(jī)數(shù)字控制系統(tǒng)的軟硬件設(shè)計(jì)。

    標(biāo)簽: DSP 無刷直流電動(dòng)機(jī) 控制

    上傳時(shí)間: 2013-04-24

    上傳用戶:lw852826

  • 圖書-電子技術(shù)學(xué)習(xí)方法和分析思路輕松入門.rar

    圖書-電子技術(shù)學(xué)習(xí)方法和分析思路輕松入門,很不錯(cuò)的一本書,對電路分析很有用的。

    標(biāo)簽: 圖書 電子技術(shù)

    上傳時(shí)間: 2013-05-16

    上傳用戶:lixinxiang

  • 基于面向?qū)ο蟮那度胧较到y(tǒng)軟件開發(fā)方法研究及其應(yīng)用.rar

    十多年來,隨著信息技術(shù)、電子技術(shù)和通訊技術(shù)的發(fā)展,嵌入式系統(tǒng)已經(jīng)獲得了空前的應(yīng)用和發(fā)展。隨著嵌入式應(yīng)用系統(tǒng)功能復(fù)雜度的提高、對軟件產(chǎn)品的非功能約束的特別關(guān)注以及由于市場的激烈競爭導(dǎo)致嵌入式軟件推出周期的縮短,都使得嵌入式軟件開發(fā)人員面臨著嚴(yán)峻的危機(jī)和挑戰(zhàn)。傳統(tǒng)的結(jié)構(gòu)化開發(fā)方法已經(jīng)顯得力不從心,于是嵌入式軟件開發(fā)人員在軟件開發(fā)中引入了目前較為流行的“面向?qū)ο蠓椒?OO)”,.但是目前對該方法的應(yīng)用還只是停留在傳統(tǒng)的以編程為中心的嵌入式軟件開發(fā)方法上,不能很好地保證軟件復(fù)用和代碼的重用,因此難以滿足市場對嵌入式軟件開發(fā)效率和開發(fā)質(zhì)量的要求。 本課題的研究內(nèi)容是應(yīng)用面向?qū)ο蠓椒ǖ目蚣芗夹g(shù),對嵌入式系統(tǒng)領(lǐng)域的專有結(jié)構(gòu)組件進(jìn)行封裝,創(chuàng)新性地提出了面向嵌入式系統(tǒng)領(lǐng)域的通用實(shí)時(shí)框架ARTIC(Abstract real-time contrO1)。ARTIC框架除了具有框架的共有優(yōu)點(diǎn)一最大限度實(shí)現(xiàn)軟件重用外,最突出的是具備以下兩個(gè)特點(diǎn): 1、功能和非功能的分離 在應(yīng)用面向?qū)ο蟮募夹g(shù)時(shí),傳統(tǒng)的嵌入式軟件開發(fā)方法關(guān)注的重點(diǎn)是軟件結(jié)構(gòu)和功能分解,、忽略了嵌入式環(huán)境下特殊的非功能性要求。為了在實(shí)現(xiàn)系統(tǒng)功能需求的同時(shí),保證軟件系統(tǒng)的非功能性需求的實(shí)現(xiàn),ARTIC框架引入了面向方面的思想,、把系統(tǒng)的非功能性需求從功能模塊中分離出來,為它們單獨(dú)設(shè)計(jì)組件。開發(fā)人員在應(yīng)用該框架進(jìn)行嵌入式軟件設(shè)計(jì)時(shí),只需要關(guān)注功能需求的實(shí)現(xiàn),對于實(shí)時(shí)性、調(diào)度等非功能需求的實(shí)現(xiàn)可以通過調(diào)用ARTIC提供的時(shí)間管理模型和任務(wù)調(diào)度模型直接實(shí)現(xiàn)。 2、基于狀態(tài)機(jī)的主動(dòng)對象設(shè)計(jì)模式 根據(jù)嵌入式系統(tǒng)通常由多個(gè)控制線程組成的特點(diǎn),應(yīng)用基于狀態(tài)機(jī)的主動(dòng)對象設(shè)計(jì)模式,把嵌入式軟件系統(tǒng)構(gòu)建成多個(gè)主動(dòng)對象的緝合。相對于傳統(tǒng)的面向?qū)ο蠓椒ǎ疚奶岢龅闹鲃?dòng)對象的最大特點(diǎn)在于:它提供對事件隊(duì)列、控制線程和表示主動(dòng)對象動(dòng)態(tài)行為狀態(tài)機(jī)等的封裝,并且該模式可以直接支持嵌入式系統(tǒng)的并行性。 ARTIC框架的應(yīng)用能夠幫助嵌入式軟件的開發(fā)人員快速地開發(fā)出高質(zhì)量的嵌入式軟件,除此之外,因?yàn)樗艘粋€(gè)微小的實(shí)時(shí)操作系統(tǒng)(RTOS) 報(bào)包裝,在某些場合可以作為一個(gè)簡易的RTOS使用。為了驗(yàn)證ARTIC的性能,本文將該框架應(yīng)用于硬幣搬送實(shí)時(shí)控制系統(tǒng)的開發(fā)設(shè)計(jì),從該系統(tǒng)的應(yīng)用中充分體現(xiàn)了ARTIC框架的優(yōu)點(diǎn)。

    標(biāo)簽: 嵌入式系統(tǒng) 軟件開發(fā)

    上傳時(shí)間: 2013-06-21

    上傳用戶:cxl274287265

  • 基于FPGA的ADC并行測試方法研究.rar

    高性能ADC產(chǎn)品的出現(xiàn),給混合信號測試領(lǐng)域帶來前所未有的挑戰(zhàn)。并行ADC測試方案實(shí)現(xiàn)了多個(gè)ADC測試過程的并行化和實(shí)時(shí)化,減少了單個(gè)ADC的平均測試時(shí)間,從而降低ADC測試成本。 本文實(shí)現(xiàn)了基于FPGA的ADC并行測試方法。在閱讀相關(guān)文獻(xiàn)的基礎(chǔ)上,總結(jié)了常用ADC參數(shù)測試方法和測試流程。使用FPGA實(shí)現(xiàn)時(shí)域參數(shù)評估算法和頻域參數(shù)評估算法,并對2個(gè)ADC在不同樣本數(shù)條件下進(jìn)行并行測試。 通過在FPGA內(nèi)部實(shí)現(xiàn)ADC測試時(shí)域算法和頻域算法相結(jié)合的方法來搭建測試系統(tǒng),完成音頻編解碼器WM8731L的控制模式接口、音頻數(shù)據(jù)接口、ADC測試時(shí)域算法和頻域算法的FPGA實(shí)現(xiàn)。整個(gè)測試系統(tǒng)使用Angilent 33220A任意信號發(fā)生器提供模擬激勵(lì)信號,共用一個(gè)FPGA內(nèi)部實(shí)現(xiàn)的采樣時(shí)鐘控制模塊。并行測試系統(tǒng)將WM8731.L片內(nèi)的兩個(gè)獨(dú)立ADC的串行輸出數(shù)據(jù)分流成左右兩通道,并對其進(jìn)行串并轉(zhuǎn)換。然后對左右兩個(gè)通道分別配置一個(gè)FFT算法模塊和時(shí)域算法模塊,并行地實(shí)現(xiàn)了ADC參數(shù)的評估算法。 在樣本數(shù)分別為128和4096的實(shí)驗(yàn)條件下,對WM8731L片內(nèi)2個(gè)被測.ADC并行地進(jìn)行參數(shù)評估,被測參數(shù)包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個(gè)常用參數(shù)。實(shí)驗(yàn)結(jié)果表明,通過在FPGA內(nèi)配置2個(gè)獨(dú)立的參數(shù)計(jì)算模塊,可并行地實(shí)現(xiàn)對2個(gè)相同ADC的參數(shù)評估,減小單個(gè)ADC的平均測試時(shí)間。 FPGA片內(nèi)實(shí)時(shí)評估算法的實(shí)現(xiàn)節(jié)省了測試樣本傳輸至自動(dòng)測試機(jī)PC端的時(shí)間。而且只需將HDL代碼多次復(fù)制,就可實(shí)現(xiàn)多個(gè)被測ADC在同一時(shí)刻并行地被評估,配置靈活。基于FPGA的ADC并行測試方法易于實(shí)現(xiàn),具有可行性,但由于噪聲的影響,測試精度有待進(jìn)一步提高。該方法可用于自動(dòng)測試機(jī)的混合信號選項(xiàng)卡或測試子系統(tǒng)。 關(guān)鍵詞:ADC測試;并行;參數(shù)評估;FPGA;FFT

    標(biāo)簽: FPGA ADC 并行測試

    上傳時(shí)間: 2013-07-11

    上傳用戶:tdyoung

  • Linux內(nèi)核在S3C2440上移植的方法.rar

    Linux內(nèi)核在S3C2440上移植的方法

    標(biāo)簽: S3C2440 Linux 內(nèi)核

    上傳時(shí)間: 2013-07-12

    上傳用戶:WANGLIANPO

  • FIR數(shù)字濾波器的FPGA最佳實(shí)現(xiàn)方法研究.rar

    在圖像處理、數(shù)據(jù)傳輸、雷達(dá)接收等現(xiàn)代信號處理領(lǐng)域,對信號處理的穩(wěn)定性、實(shí)時(shí)性和靈活性都有很高的要求。FIR數(shù)字濾波器因其線性相位特性滿足了現(xiàn)代信號處理領(lǐng)域?qū)V波器的高性能要求,成為應(yīng)用最廣泛的數(shù)字濾波器之一。高密度的FPGA兼顧實(shí)時(shí)性和靈活性,為FIR數(shù)字濾波器的實(shí)現(xiàn)提供了強(qiáng)大的硬件支持。 現(xiàn)今FIR數(shù)字濾波器的FPGA實(shí)現(xiàn)方法中最常用的是基于DA的實(shí)現(xiàn)方法和基于CSD編碼的實(shí)現(xiàn)方法,本文對這兩種實(shí)現(xiàn)方法進(jìn)行了深入的探討,并進(jìn)行了一定的改進(jìn)。本論文所做的主要工作和創(chuàng)新如下: 1、對FIR數(shù)字濾波器的硬件實(shí)現(xiàn)方法進(jìn)行了理論研究,其中著重對并行FIR數(shù)字濾波器的實(shí)現(xiàn)方法進(jìn)行了深入探討并提出了一個(gè)改進(jìn)的實(shí)現(xiàn)方法:基于CSD-DA的改進(jìn)實(shí)現(xiàn)方法。這個(gè)實(shí)現(xiàn)方法在一定情況下比單純的基于CSD編碼的實(shí)現(xiàn)方法和基于DA的實(shí)現(xiàn)方法都要節(jié)約芯片面積。 2、經(jīng)過電路建模和數(shù)學(xué)推導(dǎo)提出了“CSD-DA擇優(yōu)比較法”。該比較法可以從基于CSD編碼的實(shí)現(xiàn)方法、基于DA的實(shí)現(xiàn)方法以及基于CSD-DA的改進(jìn)實(shí)現(xiàn)方法中較精確的選擇出最佳實(shí)現(xiàn)方法。 3、用Cyclone EPEC6Q240C8芯片和音頻編解碼芯片TLV320AIC23B實(shí)現(xiàn)了一個(gè)可以濾除音頻信號中高頻噪聲的音頻FIR數(shù)字低通濾波器。

    標(biāo)簽: FPGA FIR 數(shù)字濾波器

    上傳時(shí)間: 2013-06-07

    上傳用戶:zhangyi99104144

  • 基于FPGA的數(shù)字圖像實(shí)時(shí)消像旋的方法研究.rar

    本研究針對目標(biāo)識別等系統(tǒng)中由于載機(jī)轉(zhuǎn)動(dòng)而使目標(biāo)圖像發(fā)生旋轉(zhuǎn),給測量及人眼觀察帶來的影響,因此需要對目標(biāo)圖像進(jìn)行實(shí)時(shí)的反旋轉(zhuǎn)處理,對目前出現(xiàn)的消像旋技術(shù)進(jìn)行分析和比較,選擇從電子學(xué)消旋方法出發(fā),研究圖像消像旋的方法,并給出了基于FPGA的實(shí)時(shí)消像旋系統(tǒng)的完整結(jié)構(gòu)和相應(yīng)的算法設(shè)計(jì)。 本文在對電子圖像消旋原理的深入分析的基礎(chǔ)上,設(shè)計(jì)并利用Visual C++6.0軟件仿真實(shí)現(xiàn)了一種優(yōu)化的快速旋轉(zhuǎn)算法,再利用后插值處理保證了圖像的質(zhì)量;構(gòu)建了以ACEX EP1K100為核心的數(shù)字圖像實(shí)時(shí)消像旋系統(tǒng),利用VHDL硬件描述語言實(shí)現(xiàn)了整個(gè)消像旋算法的FPGA設(shè)計(jì)。該系統(tǒng)利用高速相機(jī)和Camera Link接口傳輸圖像,提高了系統(tǒng)的運(yùn)行速度。利用QuartusII和Matlab軟件對整個(gè)算法設(shè)計(jì)進(jìn)行混合仿真實(shí)驗(yàn)。實(shí)驗(yàn)結(jié)果表明,該系統(tǒng)能夠成功地對采集到的灰度圖像進(jìn)行消像旋處理,旋轉(zhuǎn)后的圖像清晰穩(wěn)定,像素誤差小于一個(gè)像素,而且對于視頻信號只有一幀的延時(shí)不到20ms,達(dá)到系統(tǒng)參數(shù)要求。

    標(biāo)簽: FPGA 數(shù)字圖像 方法研究

    上傳時(shí)間: 2013-07-04

    上傳用戶:MATAIYES

  • 10種經(jīng)典的軟件濾波方法.rar

    介紹了10種經(jīng)典的軟件濾波方法的優(yōu)缺點(diǎn)和應(yīng)用方法

    標(biāo)簽: 軟件 濾波方法

    上傳時(shí)間: 2013-04-24

    上傳用戶:saharawalker

  • 抑制電子電路噪聲的方法.rar

    抑制電子電路噪聲的方法,希望對大家有用,看看吧

    標(biāo)簽: 電子 電路噪聲

    上傳時(shí)間: 2013-06-17

    上傳用戶:gdgzhym

  • 基于FPGA的精確時(shí)鐘同步方法研究.rar

    在工業(yè)控制領(lǐng)域,多種現(xiàn)場總線標(biāo)準(zhǔn)共存的局面從客觀上促進(jìn)了工業(yè)以太網(wǎng)技術(shù)的迅速發(fā)展,國際上已經(jīng)出現(xiàn)了HSE、Profinet、Modbus TCP/IP、Ethernet/IP、Ethernet Powerlink、EtherCAT等多種工業(yè)以太網(wǎng)協(xié)議。將傳統(tǒng)的商用以太網(wǎng)應(yīng)用于工業(yè)控制系統(tǒng)的現(xiàn)場設(shè)備層的最大障礙是以太網(wǎng)的非實(shí)時(shí)性,而實(shí)現(xiàn)現(xiàn)場設(shè)備間的高精度時(shí)鐘同步是保證以太網(wǎng)高實(shí)時(shí)性的前提和基礎(chǔ)。 IEEE 1588定義了一個(gè)能夠在測量和控制系統(tǒng)中實(shí)現(xiàn)高精度時(shí)鐘同步的協(xié)議——精確時(shí)間協(xié)議(Precision Time Protocol)。PTP協(xié)議集成了網(wǎng)絡(luò)通訊、局部計(jì)算和分布式對象等多項(xiàng)技術(shù),適用于所有通過支持多播的局域網(wǎng)進(jìn)行通訊的分布式系統(tǒng),特別適合于以太網(wǎng),但不局限于以太網(wǎng)。PTP協(xié)議能夠使異質(zhì)系統(tǒng)中各類不同精確度、分辨率和穩(wěn)定性的時(shí)鐘同步起來,占用最少的網(wǎng)絡(luò)和局部計(jì)算資源,在最好情況下能達(dá)到系統(tǒng)級的亞微級的同步精度。 基于PC機(jī)軟件的時(shí)鐘同步方法,如NTP協(xié)議,由于其實(shí)現(xiàn)機(jī)理的限制,其同步精度最好只能達(dá)到毫秒級;基于嵌入式軟件的時(shí)鐘同步方法,將時(shí)鐘同步模塊放在操作系統(tǒng)的驅(qū)動(dòng)層,其同步精度能夠達(dá)到微秒級。現(xiàn)場設(shè)備間微秒級的同步精度雖然已經(jīng)能滿足大多數(shù)工業(yè)控制系統(tǒng)對設(shè)備時(shí)鐘同步的要求,但是對于運(yùn)動(dòng)控制等需求高精度定時(shí)的系統(tǒng)來說,這仍然不夠。基于嵌入式軟件的時(shí)鐘同步方法受限于操作系統(tǒng)中斷響應(yīng)延遲時(shí)間不一致、晶振頻率漂移等因素,很難達(dá)到亞微秒級的同步精度。 本文設(shè)計(jì)并實(shí)現(xiàn)了一種基于FPGA的時(shí)鐘同步方法,以IEEE 1588作為時(shí)鐘同步協(xié)議,以Ethernet作為底層通訊網(wǎng)絡(luò),以嵌入式軟件形式實(shí)現(xiàn)TCP/IP通訊,以數(shù)字電路形式實(shí)現(xiàn)時(shí)鐘同步模塊。這種方法充分利用了FPGA的特點(diǎn),通過準(zhǔn)確捕獲報(bào)文時(shí)間戳和動(dòng)態(tài)補(bǔ)償晶振頻率漂移等手段,相對于嵌入式軟件時(shí)鐘同步方法實(shí)現(xiàn)了更高精度的時(shí)鐘同步,并通過實(shí)驗(yàn)驗(yàn)證了在以集線器互連的10Mbps以太網(wǎng)上能夠達(dá)到亞微秒級的同步精度。

    標(biāo)簽: FPGA 時(shí)鐘同步 方法研究

    上傳時(shí)間: 2013-08-04

    上傳用戶:hn891122

主站蜘蛛池模板: 利辛县| 汤原县| 合山市| 怀化市| 滁州市| 长寿区| 佛山市| 龙井市| 绵阳市| 兴国县| 永安市| 巩留县| 阳原县| 钟祥市| 塔河县| 唐河县| 大邑县| 武汉市| 定远县| 加查县| 昭平县| 合山市| 温泉县| 津南区| 太仓市| 高密市| 葵青区| 平顶山市| 东海县| 都昌县| 乌兰县| 怀柔区| 新化县| 柏乡县| 浑源县| 海淀区| 文山县| 宣威市| 张掖市| 阿巴嘎旗| 原阳县|