DSP 編輯程序庫- SPALIB SPPLOT SPTEST SPXAMP
標(biāo)簽： SPALIB SPPLOT SPTEST SPXAMP
上傳時(shí)間： 2013-12-30
上傳用戶：CHENKAI
隨著電子技術(shù)和EDA技術(shù)的發(fā)展,大規(guī)模可編程邏輯器件PLD(Programmable Logic Device)、現(xiàn)場可編程門陣列FPGA(Field Programmable Gates Array)完全可以取代大規(guī)模集成電路芯片,實(shí)現(xiàn)計(jì)算機(jī)可編程接口芯片的功能,并可將若干接口電路的功能集成到一片PLD或FPGA中.基于大規(guī)模PLD或FPGA的計(jì)算機(jī)接口電路不僅具有集成度高、體積小和功耗低等優(yōu)點(diǎn),而且還具有獨(dú)特的用戶可編程能力,從而實(shí)現(xiàn)計(jì)算機(jī)系統(tǒng)的功能重構(gòu).該課題以Altera公司FPGA(FLEX10K)系列產(chǎn)品為載體,在MAX+PLUSⅡ開發(fā)環(huán)境下采用VHDL語言,設(shè)計(jì)并實(shí)現(xiàn)了計(jì)算機(jī)可編程并行接芯片8255的功能.設(shè)計(jì)采用VHDL的結(jié)構(gòu)描述風(fēng)格,依據(jù)芯片功能將系統(tǒng)劃分為內(nèi)核和外圍邏輯兩大模塊,其中內(nèi)核模塊又分為RORT A、RORT B、OROT C和Control模塊,每個(gè)底層模塊采用RTL(Registers Transfer Language)級(jí)描述,整體生成采用MAX+PLUSⅡ的圖形輸入法.通過波形仿真、下載芯片的測試,完成了計(jì)算機(jī)可編程并行接芯片8255的功能.
標(biāo)簽： FPGA 計(jì)算機(jī) 可編程 外圍接口
上傳時(shí)間： 2013-06-08
上傳用戶：asddsd
Xilinx可編程邏輯器件的高級(jí)應(yīng)用與設(shè)計(jì)技巧 作者：孫航；出版社：電子工業(yè)出版社 內(nèi)容簡介：介紹了Xilinx器件的結(jié)構(gòu)和特性；以及ISE及其輔助設(shè)計(jì)工具，嵌入式處理器的原理與設(shè)計(jì)，高速串行接口設(shè)計(jì)等內(nèi)容。是一本比較全面介紹最新Xilinx器件和軟件發(fā)展的書籍。
標(biāo)簽： Xilinx 可編程邏輯器件 設(shè)計(jì)技巧
上傳時(shí)間： 2013-11-12
上傳用戶：笨小孩
可編程器件廠商Xilinx的手持式邏輯分析儀的邏輯設(shè)計(jì)，包括完整的可用于Xlinx器件的硬件code，以及用來接口的C代碼
上傳時(shí)間： 2013-12-17
上傳用戶：sy_jiadeyi
PDIUSBD12 是一款帶有并行總線和局部DMA傳輸能力的高速USB 接口器件固件設(shè)計(jì)的目標(biāo)就是 使PDIUSBD12 在USB 上達(dá)到最大的傳輸速率外圍設(shè)備例如打印機(jī)掃描儀外部的海量存儲(chǔ)器和數(shù)碼 相機(jī)都可使用PDIUSBD12 在USB 上傳輸數(shù)據(jù)這些設(shè)備的CPU 要忙于處理許多設(shè)備控制和數(shù)據(jù)以及圖像 處理等任務(wù)PDIUSBD12 的固件設(shè)計(jì)成完全的中斷驅(qū)動(dòng)當(dāng)CPU 處理前臺(tái)任務(wù)時(shí)USB 的傳輸可在后臺(tái) 進(jìn)行這就確保了最佳的傳輸速率和更好的軟件結(jié)構(gòu)同時(shí)簡化了編程和調(diào)試 后臺(tái)ISR 中斷服務(wù)程序和前臺(tái)主程序循環(huán)之間的數(shù)據(jù)交換通過事件標(biāo)志和數(shù)據(jù)緩沖區(qū)來實(shí)現(xiàn)例 如PDIUSBD12 的批量輸出端點(diǎn)可使用循環(huán)的數(shù)據(jù)緩沖區(qū)當(dāng)PDIUSBD12 從USB 收到一個(gè)數(shù)據(jù)包那 么就對(duì)CPU 產(chǎn)生一個(gè)中斷請(qǐng)求CPU 立即響應(yīng)中斷在ISR中固件將數(shù)據(jù)包從PDIUSBD12 內(nèi)部緩沖區(qū) 移到循環(huán)數(shù)據(jù)緩沖區(qū)并在隨后清零PDIUSBD12 的內(nèi)部緩沖區(qū)以使能接收新的數(shù)據(jù)包CPU 可以繼續(xù)它當(dāng) 前的前臺(tái)任務(wù)直到完成例如打印當(dāng)前頁然后返回到主循環(huán)檢查循環(huán)緩沖區(qū)內(nèi)是否有新的數(shù)據(jù)并開始其 它的前臺(tái)任務(wù)
上傳時(shí)間： 2016-04-10
上傳用戶：13160677563
自己設(shè)計(jì)的pic單片機(jī)開發(fā)板源程序和說明書（內(nèi)有原理圖）支持pic16系列28腳和40腳器件。串口輸出信息。4個(gè)LED數(shù)碼管驅(qū)動(dòng)；4個(gè)LED驅(qū)動(dòng)；4個(gè)按鍵驅(qū)動(dòng)；1個(gè)RS232接口；1個(gè)RS485接口；板載IIC存儲(chǔ)器24C02驅(qū)動(dòng)，；實(shí)時(shí)時(shí)鐘；1Wire溫度傳感器；4通道功率輸出驅(qū)動(dòng)；2個(gè)繼電器驅(qū)動(dòng)；1個(gè)蜂鳴器； 2個(gè)通道AD轉(zhuǎn)換（使用1個(gè)）； 紅外收發(fā)（保留）； 擴(kuò)展I/O接口； 按鍵復(fù)位電路； 板載ICSP接口。通過ICD2可在線編程，調(diào)試；復(fù)用IO均采用撥動(dòng)開關(guān)控制。
上傳時(shí)間： 2016-08-26
上傳用戶：wang0123456789
MAX II CPLD具有靈活的可編程接口，合并了分立的FLASH存儲(chǔ)器件，能快速和容易地配置FPGA，DSP，ASIC等。本中文手冊(cè)將讓用戶對(duì)CPLD有一個(gè)宏觀的認(rèn)識(shí)。
上傳時(shí)間： 2016-09-18
上傳用戶：duoshen1989
ADμC812的串行外設(shè)接口（SPI）及其應(yīng)用摘要：ADμC812是一種新型的集成12位數(shù)據(jù)采集系統(tǒng)。它的串行外設(shè)接口SPI（serial peripheral interface）可進(jìn)行主機(jī)和多片從外圍器件的信息傳遞，即主機(jī)對(duì)從機(jī)的控制及從機(jī)向主機(jī)提供各種信息等，從而實(shí)現(xiàn)系統(tǒng)之間的各種控制和操作。
標(biāo)簽： C812 peripheral SPI interface
上傳時(shí)間： 2016-12-08
上傳用戶：tzl1975
DSl820數(shù)字溫度計(jì)提供9位(二進(jìn)制)溫度讀數(shù)指示器件的溫度信息經(jīng)過單線接口送 入DSl820或從DSl820送出因此從主機(jī)CPU到DSl820僅需一條線(和地線)DSl820的電源可以由數(shù)據(jù)線本身提供而不需要外部電源因?yàn)槊恳粋€(gè)DSl820在出廠時(shí)已經(jīng)給定了唯一的序號(hào)因此任意多個(gè)DSl820可以存放在同一條單線總線上這允許在許多不同的地方放置溫度敏感器件DSl820的測量范圍從-55到+125增量值為0.5可在l s(典型值)內(nèi)把溫度變換成數(shù)字
上傳時(shí)間： 2017-03-07
上傳用戶：Avoid98
本文提出了一種基于comPactFlash(CF)接口的便攜式數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方案,采用 可編程邏輯器件實(shí)現(xiàn)CF接口控制及數(shù)據(jù)采集控制:CF接口部分實(shí)現(xiàn)與上位機(jī)的數(shù)據(jù)傳 送,數(shù)據(jù)采集控制部分完成量程變換!模數(shù)轉(zhuǎn)換控制等功能"上位機(jī)基于CF接口與下位 機(jī)進(jìn)行數(shù)據(jù)通信,給下位機(jī)發(fā)送量程控制字!數(shù)據(jù)采集參數(shù)等命令,采用中斷方式接收下 位機(jī)采集過來的數(shù)據(jù)并進(jìn)行處理,下位機(jī)只完成數(shù)據(jù)的采集"這種方案最大的優(yōu)勢是上位 機(jī)端的數(shù)據(jù)處理軟件易于修改,以面向不同的應(yīng)用" 目前基于CF接口的設(shè)計(jì)采用專用芯片實(shí)現(xiàn)接口控制,由FPGA!DSP等實(shí)現(xiàn)邏輯功 能,這種多芯片方案雖然設(shè)計(jì)簡單,但成本高,功耗大"本課題首先根據(jù)CF規(guī)范,設(shè)計(jì) 了一種基于可編輯邏輯器件的CF卡端接口,實(shí)現(xiàn)了存儲(chǔ)器模式和I/O模式兩種傳輸方式 的接口設(shè)計(jì),并在此基礎(chǔ)上完成了數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)"相比較傳統(tǒng)方案,本方案設(shè)計(jì)靈 活,系統(tǒng)成本和功耗更低"此外,本課題設(shè)計(jì)的基于可編輯邏輯器件的CF卡端接口具有 通用性,在此基礎(chǔ)上可實(shí)現(xiàn)其它多種基于CF接口的便攜式I/O設(shè)備" 本課題完成的數(shù)據(jù)采集系統(tǒng)中,用于邏輯控制的可編程邏輯器件采用了FPGA和 CPLD兩種實(shí)現(xiàn)方案"在完成系統(tǒng)的硬件和軟件設(shè)計(jì)后,對(duì)系統(tǒng)進(jìn)行了測試,結(jié)果表明系 統(tǒng)成功地實(shí)現(xiàn)了數(shù)據(jù)采集!處理!顯示和控制,采用CPLD作為本設(shè)計(jì)的邏輯控制在系 統(tǒng)功耗方面具有明顯的優(yōu)勢"
標(biāo)簽： ComPactFlash接口可編輯邏輯器件數(shù)據(jù)采集系統(tǒng)
上傳時(shí)間： 2015-05-25
上傳用戶：wjc511
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
