applet在線上繪圖,允許在瀏覽器上繪圖,最後儲存成各式的圖檔
標簽： applet
上傳時間： 2017-09-08
上傳用戶：yxgi5
於嵌入式系統中實作無線網路之 於嵌入式系統中實作無線網路之 於嵌入式系統中實作無線網路之 於嵌入式系統中實作無線網路之
標簽： programming
上傳時間： 2015-03-04
上傳用戶：1547591994
實用電子技術專輯 385冊 3.609G無線供電、充電模塊.pdf
標簽：
上傳時間： 2014-05-05
上傳用戶：時代將軍
基于cPCI結構的測控平臺V1-2011-09-20這是一份非常不錯的資料，歡迎下載，希望對您有幫助！
標簽： cpci
上傳時間： 2021-12-30
上傳用戶：
Compact PCI（Compact Peripheral Component Interconnect）簡稱CPCI，中文又稱緊湊型PCI，是國際工業計算機制造者聯合會（PCI Industrial Computer Manufacturer's Group，簡稱PICMG）于1994提出來的一種總線接口標準。是以PCI電氣規范為標準的高性能工業用總線。為了將PCI SIG的PCI總線規范用在工業控制計算機系統，1995年11月PCI工業計算機制造者聯合會（PICMG）頒布了CPCI規范1.0版，以后相繼推出了PCI-PCI Bridge規范、Computer Telephony TDM規范和User-defined I/O pin assignment規范。
標簽： cpci
上傳時間： 2022-05-20
上傳用戶：
CPCI 規范改進自 PCI 電氣規范 2.1，應用于工業和嵌入式領域。它使用工業機械組裝標準，具有高性能連接技術， 可以提供一套最優化系統以便于不同應用。CPCI 在電氣方面可以兼容 PCI規范，允許低成本 PCI 組件CPCI 規范是 PICMG（PCI 工業計算機制造商聯盟）開發并管理的一套開放式規范。 PICMG是一個在嵌入式領域使用 PCI 協議的公司聯盟。
標簽： CPCI
上傳時間： 2022-06-19
上傳用戶：
一個CPCI系統由一個或多個CPCI總線段組成。每個總線段又由8個CPCI插槽組成（33MHZ情況），板中心間距20.32mm（0.8inch）。每個CPCI總線段包括一個系統槽和最多7個外圍設備槽。系統槽為總線段上的所有適配器提供仲裁、時鐘分配以及復位功能。系統槽通過管理每個局部適配器上的IDSEL板選信號完成系統初始化。實際上，系統槽可以被固定在背板上的任意位置。為了簡單起見，本技術規范假定每個CPCI總線段上的系統槽都定位于總線段的最左端，當我們從背板的前方看過去時。外圍槽可安裝簡單適配器也可以安裝智能化從設備或PCI總線主適配卡。圖2給出了前端看過去的一個典型的3UCPCI總線段。除了圖2給出的線性排列以外CPCI規范還允許其他形式的拓撲結構。然而，此規范和所有的背板模擬都采用系統槽位于總線段左邊或右邊、板間距為20.32mm（0.8inch）的線性排列結構。別的拓撲結構必須通過模擬或其他方法驗證能夠兼容PCI規范后才能使用。CPCI基于物理槽和邏輯槽的概念定義插槽編號。物理槽必須從機箱最左端開始編號，編號從1開始。。CPCl系統必須在相互兼容的前提下標識每個物理槽。圖2給出了兼容背景下編號物理槽的示例。邏輯槽號的定義是通過IDSEL板選信號和關聯地址來選擇的。使用邏輯號來定義總線段上連接器的物理特征。圖2中，邏輯號位于連接器的下方。邏輯槽號和物理槽號并不是總保持一致。
標簽： cpci標準
上傳時間： 2022-07-09
上傳用戶：xsr1983
基于PCI9054和LTC4240的CPCI總線接口設計
上傳時間： 2022-07-17
上傳用戶：
國家863項目“飛行控制計算機系統FC通信卡研制”的任務是研究設計符合CPCI總線標準的FC通信卡。本課題是這個項目的進一步引伸，用于設計SCI串行通信接口，以實現環上多計算機系統間的高速串行通信。 本文以此項目為背景，對基于FPGA的SCI串行通信接口進行研究與實現。論文先概述SCI協議，接著對SCI串行通信接口的兩個模塊：SCI節點模型模塊和CPCI總線接口模塊的功能和實現進行了詳細的論述。 SCI節模型包含Aurora收發模塊、中斷進程、旁路FIFO、接受和發送存儲器、地址解碼、MUX。在SCI節點模型的實現上，利用FPGA內嵌的RocketIO高速串行收發器實現主機之間的高速串行通信，并利用Aurora IP核實現了Aurora鏈路層協議；設計一個同步FIFO實現旁路FIFO；利用FPGA上的塊RAM實現發送和接收存儲器；中斷進程、地址解碼和多路復合分別在控制邏輯中實現。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個部分。本課題中，采用FPGA+PCI軟核的方法來實現CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁：PCI核的配置模塊負責對PCI核進行配置，得到用戶需要的PCI核；用戶邏輯模塊負責實現整個通信接口具體的內部邏輯功能；并引入中斷機制來提高SCI通信接口與主機之間數據交換的速率。 設計選用硬件描述語言VerilogHDL和VHDL，在開發工具Xilinx ISE7.1中完成整個系統的設計、綜合、布局布線，利用Modelsim進行功能及時序仿真，使用DriverWorks為SCI串行通信接口編寫WinXP下的驅動程序，用VC++6.0編寫相應的測試應用程序。最后，將FPGA設計下載到FC通信卡中運行，并利用ISE內嵌的ChipScope Pro虛擬邏輯分析儀對設計進行驗證，運行結果正常。 文章最后分析傳輸性能上的原因，指出工作中的不足之處和需要進一步完善的地方。
上傳時間： 2013-04-24
上傳用戶：竺羽翎2222
隨著信息社會的發展，人們要處理的各種信息總量變得越來越大，尤其在處理大數據量與實時處理數據方面，對處理設備的要求是非常高的。為滿足這些要求，實時快速的各種CPU、處理板應運而生。這類CPU與板卡處理數據速度快，效率高，并且不斷的完善與發展。此類板卡要求與外部設備通訊，同時也要進行內部的數據交換，于是板卡的接口設備調試與內部數據交換也成為必須要完成的工作。本文所作的工作正是基于一種高速通用信號處理板的外部接口和內部數據通道的設計。 本文首先介紹了通用信號處理板的應用開發背景，包括此類板卡使用的處理芯片、板上設備、發展概況以及和外部相連的各種總線概況，同時說明了本人所作的主要工作。 其次，介紹了PCI接口的有關規范，給出了通用信號處理板與CPCI的J1口的設計時序；介紹了DDR存儲器的概況、電平標準以及功能寄存器，并給出了與DDR．存儲器接口的設計時序；介紹了片上主要數據處理器件TS-202的有關概況，設計了板卡與DSP的接口時序。 再次，介紹了Altera公司FPGA的程序設計流程，并使用VHDL語言編程完成各個模塊之間的數據傳遞，并重點介紹了DDR控制核的編寫。 再次，介紹了WDM驅動程序的結構，程序設計方法等。 最后，通過從工控機向通用信號處理板寫連續遞增的數據驗證了整個系統已經正常工作。實現了信號處理板內部數據通道設計以及與外部接口的通訊；并且還提到了對此設計以后地完善與發展。 本文所作的工作如下： 1、設計完成了處理板各接口時序，使處理板可以從接口接受/發送數據。 2、完成了FPGA內部的數據通道的設計，使數據可以從CPCI準確的傳送到DSP進行處理，并編寫了DSP的測試程序。 3、完成了DDR SDRAM控制核的VHDL程序編寫。 4、完成了PCI驅動程序的編寫。
上傳時間： 2013-06-30
上傳用戶：唐僧他不信佛
