亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

Cpci總線

  • CPCI標(biāo)準(zhǔn)規(guī)范中文版

    CPCI 規(guī)范改進(jìn)自 PCI 電氣規(guī)范 2.1,應(yīng)用于工業(yè)和嵌入式領(lǐng)域。它使用工業(yè)機(jī)械組裝標(biāo)準(zhǔn),具有高性能連接技術(shù), 可以提供一套最優(yōu)化系統(tǒng)以便于不同應(yīng)用。CPCI 在電氣方面可以兼容 PCI規(guī)范,允許低成本 PCI 組件CPCI 規(guī)范是 PICMG(PCI 工業(yè)計(jì)算機(jī)制造商聯(lián)盟)開發(fā)并管理的一套開放式規(guī)范。 PICMG是一個(gè)在嵌入式領(lǐng)域使用 PCI 協(xié)議的公司聯(lián)盟。

    標(biāo)簽: CPCI

    上傳時(shí)間: 2022-06-19

    上傳用戶:

  • CPCI標(biāo)準(zhǔn)(中文版)

    一個(gè)CPCI系統(tǒng)由一個(gè)或多個(gè)CPCI總線段組成。每個(gè)總線段又由8個(gè)CPCI插槽組成(33MHZ情況),板中心間距20.32mm(0.8inch)。每個(gè)CPCI總線段包括一個(gè)系統(tǒng)槽和最多7個(gè)外圍設(shè)備槽。系統(tǒng)槽為總線段上的所有適配器提供仲裁、時(shí)鐘分配以及復(fù)位功能。系統(tǒng)槽通過管理每個(gè)局部適配器上的IDSEL板選信號(hào)完成系統(tǒng)初始化。實(shí)際上,系統(tǒng)槽可以被固定在背板上的任意位置。為了簡單起見,本技術(shù)規(guī)范假定每個(gè)CPCI總線段上的系統(tǒng)槽都定位于總線段的最左端,當(dāng)我們從背板的前方看過去時(shí)。外圍槽可安裝簡單適配器也可以安裝智能化從設(shè)備或PCI總線主適配卡。圖2給出了前端看過去的一個(gè)典型的3UCPCI總線段。除了圖2給出的線性排列以外CPCI規(guī)范還允許其他形式的拓?fù)浣Y(jié)構(gòu)。然而,此規(guī)范和所有的背板模擬都采用系統(tǒng)槽位于總線段左邊或右邊、板間距為20.32mm(0.8inch)的線性排列結(jié)構(gòu)。別的拓?fù)浣Y(jié)構(gòu)必須通過模擬或其他方法驗(yàn)證能夠兼容PCI規(guī)范后才能使用。CPCI基于物理槽和邏輯槽的概念定義插槽編號(hào)。物理槽必須從機(jī)箱最左端開始編號(hào),編號(hào)從1開始。。CPCl系統(tǒng)必須在相互兼容的前提下標(biāo)識(shí)每個(gè)物理槽。圖2給出了兼容背景下編號(hào)物理槽的示例。邏輯槽號(hào)的定義是通過IDSEL板選信號(hào)和關(guān)聯(lián)地址來選擇的。使用邏輯號(hào)來定義總線段上連接器的物理特征。圖2中,邏輯號(hào)位于連接器的下方。邏輯槽號(hào)和物理槽號(hào)并不是總保持一致。

    標(biāo)簽: cpci標(biāo)準(zhǔn)

    上傳時(shí)間: 2022-07-09

    上傳用戶:xsr1983

  • 基于PCI9054和LTC4240的CPCI總線接口設(shè)計(jì)

    基于PCI9054和LTC4240的CPCI總線接口設(shè)計(jì)             

    標(biāo)簽: pci9054 ltc4240 cpci總線 接口

    上傳時(shí)間: 2022-07-17

    上傳用戶:

  • 基于FPGA的SCI串行通信接口的研究與實(shí)現(xiàn).rar

    國家863項(xiàng)目“飛行控制計(jì)算機(jī)系統(tǒng)FC通信卡研制”的任務(wù)是研究設(shè)計(jì)符合CPCI總線標(biāo)準(zhǔn)的FC通信卡。本課題是這個(gè)項(xiàng)目的進(jìn)一步引伸,用于設(shè)計(jì)SCI串行通信接口,以實(shí)現(xiàn)環(huán)上多計(jì)算機(jī)系統(tǒng)間的高速串行通信。 本文以此項(xiàng)目為背景,對基于FPGA的SCI串行通信接口進(jìn)行研究與實(shí)現(xiàn)。論文先概述SCI協(xié)議,接著對SCI串行通信接口的兩個(gè)模塊:SCI節(jié)點(diǎn)模型模塊和CPCI總線接口模塊的功能和實(shí)現(xiàn)進(jìn)行了詳細(xì)的論述。 SCI節(jié)模型包含Aurora收發(fā)模塊、中斷進(jìn)程、旁路FIFO、接受和發(fā)送存儲(chǔ)器、地址解碼、MUX。在SCI節(jié)點(diǎn)模型的實(shí)現(xiàn)上,利用FPGA內(nèi)嵌的RocketIO高速串行收發(fā)器實(shí)現(xiàn)主機(jī)之間的高速串行通信,并利用Aurora IP核實(shí)現(xiàn)了Aurora鏈路層協(xié)議;設(shè)計(jì)一個(gè)同步FIFO實(shí)現(xiàn)旁路FIFO;利用FPGA上的塊RAM實(shí)現(xiàn)發(fā)送和接收存儲(chǔ)器;中斷進(jìn)程、地址解碼和多路復(fù)合分別在控制邏輯中實(shí)現(xiàn)。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個(gè)部分。本課題中,采用FPGA+PCI軟核的方法來實(shí)現(xiàn)CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁:PCI核的配置模塊負(fù)責(zé)對PCI核進(jìn)行配置,得到用戶需要的PCI核;用戶邏輯模塊負(fù)責(zé)實(shí)現(xiàn)整個(gè)通信接口具體的內(nèi)部邏輯功能;并引入中斷機(jī)制來提高SCI通信接口與主機(jī)之間數(shù)據(jù)交換的速率。 設(shè)計(jì)選用硬件描述語言VerilogHDL和VHDL,在開發(fā)工具Xilinx ISE7.1中完成整個(gè)系統(tǒng)的設(shè)計(jì)、綜合、布局布線,利用Modelsim進(jìn)行功能及時(shí)序仿真,使用DriverWorks為SCI串行通信接口編寫WinXP下的驅(qū)動(dòng)程序,用VC++6.0編寫相應(yīng)的測試應(yīng)用程序。最后,將FPGA設(shè)計(jì)下載到FC通信卡中運(yùn)行,并利用ISE內(nèi)嵌的ChipScope Pro虛擬邏輯分析儀對設(shè)計(jì)進(jìn)行驗(yàn)證,運(yùn)行結(jié)果正常。 文章最后分析傳輸性能上的原因,指出工作中的不足之處和需要進(jìn)一步完善的地方。

    標(biāo)簽: FPGA SCI 串行通信接口

    上傳時(shí)間: 2013-04-24

    上傳用戶:竺羽翎2222

  • 高速并行信號(hào)處理板數(shù)據(jù)接口與控制的FPGA設(shè)計(jì)

    隨著信息社會(huì)的發(fā)展,人們要處理的各種信息總量變得越來越大,尤其在處理大數(shù)據(jù)量與實(shí)時(shí)處理數(shù)據(jù)方面,對處理設(shè)備的要求是非常高的。為滿足這些要求,實(shí)時(shí)快速的各種CPU、處理板應(yīng)運(yùn)而生。這類CPU與板卡處理數(shù)據(jù)速度快,效率高,并且不斷的完善與發(fā)展。此類板卡要求與外部設(shè)備通訊,同時(shí)也要進(jìn)行內(nèi)部的數(shù)據(jù)交換,于是板卡的接口設(shè)備調(diào)試與內(nèi)部數(shù)據(jù)交換也成為必須要完成的工作。本文所作的工作正是基于一種高速通用信號(hào)處理板的外部接口和內(nèi)部數(shù)據(jù)通道的設(shè)計(jì)。 本文首先介紹了通用信號(hào)處理板的應(yīng)用開發(fā)背景,包括此類板卡使用的處理芯片、板上設(shè)備、發(fā)展概況以及和外部相連的各種總線概況,同時(shí)說明了本人所作的主要工作。 其次,介紹了PCI接口的有關(guān)規(guī)范,給出了通用信號(hào)處理板與CPCI的J1口的設(shè)計(jì)時(shí)序;介紹了DDR存儲(chǔ)器的概況、電平標(biāo)準(zhǔn)以及功能寄存器,并給出了與DDR.存儲(chǔ)器接口的設(shè)計(jì)時(shí)序;介紹了片上主要數(shù)據(jù)處理器件TS-202的有關(guān)概況,設(shè)計(jì)了板卡與DSP的接口時(shí)序。 再次,介紹了Altera公司FPGA的程序設(shè)計(jì)流程,并使用VHDL語言編程完成各個(gè)模塊之間的數(shù)據(jù)傳遞,并重點(diǎn)介紹了DDR控制核的編寫。 再次,介紹了WDM驅(qū)動(dòng)程序的結(jié)構(gòu),程序設(shè)計(jì)方法等。 最后,通過從工控機(jī)向通用信號(hào)處理板寫連續(xù)遞增的數(shù)據(jù)驗(yàn)證了整個(gè)系統(tǒng)已經(jīng)正常工作。實(shí)現(xiàn)了信號(hào)處理板內(nèi)部數(shù)據(jù)通道設(shè)計(jì)以及與外部接口的通訊;并且還提到了對此設(shè)計(jì)以后地完善與發(fā)展。 本文所作的工作如下: 1、設(shè)計(jì)完成了處理板各接口時(shí)序,使處理板可以從接口接受/發(fā)送數(shù)據(jù)。 2、完成了FPGA內(nèi)部的數(shù)據(jù)通道的設(shè)計(jì),使數(shù)據(jù)可以從CPCI準(zhǔn)確的傳送到DSP進(jìn)行處理,并編寫了DSP的測試程序。 3、完成了DDR SDRAM控制核的VHDL程序編寫。 4、完成了PCI驅(qū)動(dòng)程序的編寫。

    標(biāo)簽: FPGA 高速并行 信號(hào)處理板 數(shù)據(jù)接口

    上傳時(shí)間: 2013-06-30

    上傳用戶:唐僧他不信佛

  • 圖像預(yù)處理及DSPCPCI橋接設(shè)計(jì)

    實(shí)時(shí)紅外圖像處理是紅外成像制導(dǎo)的關(guān)鍵技術(shù)。本課題來源于兵器工業(yè)部第209研究所承擔(dān)研制的紅外成像制導(dǎo)技術(shù)背景下的紅外圖像信息處理機(jī)項(xiàng)目。 本文在總結(jié)國內(nèi)外研究現(xiàn)狀的基礎(chǔ)上,做了大量紅外圖像信息處理系統(tǒng)硬件部分的設(shè)計(jì)工作。主要有以下幾點(diǎn): 1.系統(tǒng)方案和總體結(jié)構(gòu)設(shè)計(jì) 在分析比較目前幾種主流系統(tǒng)方案后,將紅外圖像處理機(jī)設(shè)計(jì)成“雙FPGA+雙DSP+CPCI”結(jié)構(gòu)。選用ADI公司TigerSHARK系列的DSP芯片ADSP-TS201作為系統(tǒng)高層算法處理的核心處理器,選用Altera公司的FPGA芯片StratixⅡ EP2S60F67214作為底層算法處理和接口控制的核心,選用高速CPCI總線作為紅外圖像信息處理機(jī)與主機(jī)的通訊橋梁。 2.FPGA部分的設(shè)計(jì)是本課題的核心,對FPGA部分進(jìn)行了設(shè)計(jì)和調(diào)試 (1)圖像預(yù)處理模塊:FPGA負(fù)責(zé)系統(tǒng)的底層預(yù)處理算法和相應(yīng)控制。首先對采集來的圖像數(shù)據(jù)進(jìn)行中值濾波和直方圖統(tǒng)計(jì),然后按照鏈路口(Linkport)的通信協(xié)議,將預(yù)處理后的圖像數(shù)據(jù)實(shí)時(shí)地從FPGA傳給DSP。 (2)DSP-CPCI橋接模塊:FPGA負(fù)責(zé)DSP與CPCI的接口,將DSP處理后的結(jié)果通過DSP-CPCI橋接模塊傳給主機(jī)。 聯(lián)調(diào)實(shí)驗(yàn)測試表明,實(shí)時(shí)紅外圖像信息處理成功實(shí)現(xiàn)了對典型紅外目標(biāo)的檢測、識(shí)別和跟蹤,從而驗(yàn)證系統(tǒng)核心FPGA部分的設(shè)計(jì)是成功的。

    標(biāo)簽: DSPCPCI 圖像預(yù)處理 橋接設(shè)計(jì)

    上傳時(shí)間: 2013-07-13

    上傳用戶:gjzeus

  • PCI的LAYOUT注意事項(xiàng)及特性阻抗

    主版上有很多PCI的介面可以利用,他的LAYOUT有一些注意事項(xiàng)及必須處理走線的特性阻抗才可以讓系統(tǒng)穩(wěn)定。

    標(biāo)簽: LAYOUT PCI 特性阻抗

    上傳時(shí)間: 2013-06-14

    上傳用戶:夢雨軒膂

  • 高線性度元件簡化了直接轉(zhuǎn)換接收器的設(shè)計(jì)

    凌力爾特公司的 LT®5575 直接轉(zhuǎn)換解調(diào)器實(shí)現(xiàn)了超卓線性度和噪聲性能的完美結(jié)合。

    標(biāo)簽: 高線性度 元件 直接轉(zhuǎn)換 接收器

    上傳時(shí)間: 2013-11-10

    上傳用戶:mikesering

  • 電位計(jì)訊號(hào)轉(zhuǎn)換器

    電位計(jì)訊號(hào)轉(zhuǎn)換器 AT-PM1-P1-DN-ADL 1.產(chǎn)品說明 AT系列轉(zhuǎn)換器/分配器主要設(shè)計(jì)使用于一般訊號(hào)迴路中之轉(zhuǎn)換與隔離;如 4~20mA、0~10V、熱電偶(Type K, J, E, T)、熱電阻(Rtd-Pt100Ω)、荷重元、電位計(jì)(三線式)、電阻(二線式)及交流電壓/電流等訊號(hào),機(jī)種齊全。 此款薄型設(shè)計(jì)的轉(zhuǎn)換器/分配器,除了能提供兩組訊號(hào)輸出(輸出間隔離)或24V激發(fā)電源供傳送器使用外,切換式電源亦提供了安裝的便利性。上方并設(shè)計(jì)了電源、輸入及輸出指示燈及可插拔式接線端子方便現(xiàn)場施工及工作狀態(tài)檢視。 2.產(chǎn)品特點(diǎn) 可選擇帶指撥開關(guān)切換,六種常規(guī)輸出信號(hào)0-5V/0~10V/1~5V/2~10V/4~20mA/ 0~20mA 可自行切換。 雙回路輸出完全隔離,可選擇不同信號(hào)。 設(shè)計(jì)了電源、輸入及輸出LED指示燈,方便現(xiàn)場工作狀態(tài)檢視。 規(guī)格選擇表中可指定選購0.1%精度 17.55mm薄型35mm導(dǎo)軌安裝。 依據(jù)CE國際標(biāo)準(zhǔn)規(guī)范設(shè)計(jì)。 3.技術(shù)規(guī)格 用途:信號(hào)轉(zhuǎn)換及隔離 過載輸入能力:電流:10×額定10秒 第二組輸出:可選擇 輸入范圍:P1:0 Ω ~ 50.0 Ω / ~ 2.0 KΩ P2:0 Ω ~ 2.0 KΩ / ~ 100.0 KΩ 精確度: ≦±0.2% of F.S. ≦±0.1% of F.S. 偵測電壓:1.6V 輸入耗損: 交流電流:≤ 0.1VA; 交流電壓:≤ 0.15VA 反應(yīng)時(shí)間: ≤ 250msec (10%~90% of FS) 輸出波紋: ≤ ±0.1% of F.S. 滿量程校正范圍:≤ ±10% of F.S.,2組輸出可個(gè)別調(diào)整 零點(diǎn)校正范圍:≤ ±10% of F.S.,2組輸出可個(gè)別調(diào)整 隔離:AC 2.0 KV 輸出1與輸出2之間 隔離抗阻:DC 500V 100MΩ 工作電源: AC 85~265V/DC 100~300V, 50/60Hz 或 AC/DC 20~56V (選購規(guī)格) 消耗功率: DC 4W, AC 6.0VA 工作溫度: 0~60 ºC 工作濕度: 20~95% RH, 無結(jié)露 溫度系數(shù): ≤ 100PPM/ ºC (0~50 ºC) 儲(chǔ)存溫度: -10~70 ºC 保護(hù)等級: IP 42 振動(dòng)測試: 1~800 Hz, 3.175 g2/Hz 外觀尺寸: 94.0mm x 94.0mm x 17.5mm 外殼材質(zhì): ABS防火材料,UL94V0 安裝軌道: 35mm DIN導(dǎo)軌 (EN50022) 重量: 250g 安全規(guī)范(LVD): IEC 61010 (Installation category 3) EMC: EN 55011:2002; EN 61326:2003 EMI: EN 55011:2002; EN 61326:2003 常用規(guī)格:AT-PM1-P1-DN-ADL 電位計(jì)訊號(hào)轉(zhuǎn)換器,一組輸出,輸入范圍:0 Ω ~ 50.0 Ω / ~ 2.0 KΩ,輸出一組輸出4-20mA,工作電源AC/DC20-56V

    標(biāo)簽: 電位計(jì) 訊號(hào) 轉(zhuǎn)換器

    上傳時(shí)間: 2013-11-05

    上傳用戶:feitian920

  • 3GHz射頻信號(hào)源模塊GR6710

    產(chǎn)品概要: 3GHz射頻信號(hào)源模塊GR6710是軟件程控的虛擬儀器模塊,可以通過測控軟件產(chǎn)生9kHz到3GHz的射頻信號(hào)源和AM/FM/CW調(diào)制輸出,具有CPCI、PXI、SPI、RS232、RS485和自定義IO接口。 產(chǎn)品描述: 3GHz射頻信號(hào)源模塊GR6710是軟件程控的虛擬儀器模塊,可以通過測控軟件產(chǎn)生9kHz到3GHz的射頻信號(hào)源和AM/FM/CW調(diào)制輸出,還可以通過IQ選件實(shí)現(xiàn)其它任意調(diào)制輸出。GR6710既可程控發(fā)生點(diǎn)頻信號(hào)和掃頻信號(hào),也支持內(nèi)部調(diào)制和外部調(diào)制。GR6710可安裝于3U/6U背板上工作,也可以獨(dú)立供電工作,使用靈活。該模塊可用于通信測試、校準(zhǔn)信號(hào)源。 技術(shù)指標(biāo) 頻率特性 頻率范圍:9kHz~3GHz,500KHz以下指標(biāo)不保證 頻率分辨率:3Hz,1Hz(載頻<10MHz時(shí)) 頻率穩(wěn)定度:晶振保證 電平特性 電平范圍:-110dBm~+10dBm 電平分辨率:0.5dB 電平準(zhǔn)確度:≤±2.5dB@POWER<-90dBm,≤±1.5dB@POWER>-90dBm 輸出關(guān)斷功能 頻譜純度 諧波:9KHz~200MHz≥20dBc,200MHz~3GHz≥30dBc 非諧波:≤80dBc典型值(偏移10kHz,載頻<1GHz),≥68dBc(偏移10kHz,其它載頻), 鎖相環(huán)小數(shù)分頻雜散≥64dBc(偏移10kHz) SSB相噪: ≤-98dBc/Hz 偏移20kHz(500MHz) ≤-102dBc/Hz 偏移20kHz(1GHz) ≤-90dBc/Hz 偏移20kHz(>1GHz) 調(diào)制輸出:調(diào)幅AM、調(diào)頻FM、脈沖CW,其它調(diào)制輸出可以通過IQ選件實(shí)現(xiàn) 調(diào)制源:內(nèi)、外 參考時(shí)鐘輸入和輸出:10MHz,14dBm 控制接口:CPCI、PXI、SPI、RS232、RS485、自定義GPIO 射頻和時(shí)鐘連接器:SMA-K 電源接口:背板供電、獨(dú)立供電 可選 電源及其功耗:+5V DC、±12V DC(紋波≤2%輸出電壓),≤38W 結(jié)構(gòu)尺寸:3U高度4槽寬度(100mm×160mm×82mm,不含連接器部分) 工作環(huán)境:商業(yè)級溫度和工業(yè)級溫度 可選,振動(dòng)、沖擊、可靠性、MTBF 測控軟件功能:射頻信號(hào)發(fā)生、調(diào)制信號(hào)輸出、跳頻/掃頻信號(hào)發(fā)生、支持WindowsXP系統(tǒng) 成功案例: 通信綜測儀器內(nèi)部的信號(hào)源模塊 無線電監(jiān)測設(shè)備內(nèi)部的信號(hào)校準(zhǔn)模塊 無線電通信測試儀器的調(diào)制信號(hào)發(fā)生

    標(biāo)簽: 3GHz 6710 GR 射頻信號(hào)源

    上傳時(shí)間: 2013-11-13

    上傳用戶:s363994250

主站蜘蛛池模板: 阳谷县| 措勤县| 英吉沙县| 屯门区| 合阳县| 霞浦县| 桂林市| 赤峰市| 连平县| 赣州市| 彰化市| 桐梓县| 客服| 房产| 文昌市| 霍山县| 洛隆县| 富平县| 双城市| 武山县| 大竹县| 德兴市| 衡南县| 孝义市| 务川| 中江县| 延安市| 腾冲县| 股票| 千阳县| 堆龙德庆县| 乐东| 文昌市| 建始县| 屯门区| 太仓市| 梁河县| 郑州市| 专栏| 肥乡县| 菏泽市|