]本文介紹了如何利用CplD(復雜可編程邏輯器件)與單片機的結(jié)合實現(xiàn)并行I／\r\nO(輸入／輸出)接口的擴展。該設計與用8255做并行I／O接口相比，與單片機軟件完全兼容，\r\n同時擁有速度快，功耗低，價格便宜，使用靈活等特點
標簽： CplD 如何利用 單片機 并行
上傳時間： 2013-08-14
上傳用戶：xa_lgy
CplD VHDL CODE非常好的參考資料
標簽： CplD CODE VHDL 參考資料
上傳用戶：songkun
詳細介紹了FPGA和CplD的初級入門內(nèi)容，是很好的FPGA電子書。
標簽： FPGA CplD 電子書
上傳用戶：13215175592
mcu與CplD之間spi接口程序，mcu為master，CplD用verilog寫成slave模塊
標簽： CplD mcu spi 接口程序
上傳用戶：1039312764
】本文介紹了一個使用單片機和CplD聯(lián)合控制步進電機的方案。首先闡明步進電機的工作原理及控制方法，然后\r\n提出了系統(tǒng)的軟硬件設計框架，詳細討論了單片機和CplD的邏輯接口問題和交換數(shù)據(jù)的協(xié)議，以及用狀態(tài)機來設計脈沖分配器\r\n的方法。
標簽： CplD 用單片機 控制 步進電機
上傳用戶：y13567890
iic總線協(xié)議～IIC總線通訊接口器件的CplD實現(xiàn)，網(wǎng)上下載的資料～～很不錯
標簽： CplD IIC 總線通訊 接口器件
上傳用戶：xingisme
CplD與8051的總線接口VHDL源碼
標簽： CplD 8051 VHDL 總線接口
上傳時間： 2013-08-15
上傳用戶：yuchunhai1990
基于CplD的光積分時間可調(diào)線陣CCD驅(qū)動電路設計
標簽： CplD CCD 積分時間 電路設計
上傳用戶：lalalal
DSP2812開發(fā)板板上的CplD源代碼
標簽： 2812 CplD DSP 開發(fā)板
上傳時間： 2013-08-16
上傳用戶：小草123
本文介紹一種以CplD[1]為核心、以VHDL[2]為開發(fā)工具的時間控制器，該控制器不僅具有時間功能，而且具有定時器功能，能在00：00～23：59之間任意設定開啟時間和關閉時間，其設置方便、靈活，廣泛應用于路燈、廣告燈箱、霓虹燈等處的定時控制。
標簽： CplD VHDL 核心 開發(fā)工具
上傳用戶：chenjjer
蟲蟲下載站版權所有 京ICP備2021023401號-1
