關(guān)于CplD和fpga變成的資料很有用，適合各個(gè)層次的開(kāi)發(fā)者。\r\n
標(biāo)簽： CplD fpga
上傳時(shí)間： 2013-08-08
上傳用戶：1234567890qqq
幾個(gè)關(guān)于CplD和CAN總線的資料，和大家共享
標(biāo)簽： CplD CAN 總線
上傳用戶：hz07104032
CplD初始化程序,用于DSP5416與SAA7111A的時(shí)序控制初始化.
標(biāo)簽： 7111A CplD 5416 7111
上傳用戶：cc1915
這是一本很適合初學(xué)者學(xué)習(xí)CplD的書籍。\r\nCplD的入門教程
標(biāo)簽： CplD 入門教程 書籍 初學(xué)者
上傳用戶：royzhangsz
CplD 在實(shí)際設(shè)計(jì)中的應(yīng)用。以及開(kāi)發(fā)際例。
標(biāo)簽： CplD 中的應(yīng)用 開(kāi)發(fā)實(shí)例
上傳用戶：sdq_123
2812學(xué)習(xí)板 CplD 源代碼,2812學(xué)習(xí)板的譯碼部分
標(biāo)簽： 2812 CplD 源代碼 分
上傳用戶：88mao
CplD管理16c554的中斷,設(shè)計(jì)資料
標(biāo)簽： 16c554 CplD 中斷 源碼
上傳用戶：china97wan
基于CplD／FPGA的可編程邏輯器件，借助單片機(jī)AT89C51；利用標(biāo)準(zhǔn)頻率50～100MHz的周期信號(hào)實(shí)現(xiàn)系統(tǒng)計(jì)數(shù)的等精度測(cè)量技術(shù)。同時(shí)采用閘門測(cè)量技術(shù)完成脈寬,占空比的測(cè)量。
標(biāo)簽： CplD FPGA 可編程邏輯器件
上傳時(shí)間： 2013-08-09
上傳用戶：yd19890720
fpga的應(yīng)用,對(duì)初學(xué)者很有幫助,主要講述了CplD/FPGA的設(shè)計(jì)
標(biāo)簽： CplD FPGA
上傳用戶：丶灬夏天
一個(gè)基于51系列單片機(jī)和CplD結(jié)合完成的項(xiàng)目
標(biāo)簽： CplD 51系列 單片機(jī) 項(xiàng)目
上傳用戶：小儒尼尼奧
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
