亚洲一区二区三区色,美日韩免费视频,免费精品视频

Cyclone???????????????????????????????ˉ????????????????????????????????????????????????????????????????Altera???????????????????????????????ˉ????????????????????????????????????????????????????????????????FPGA???????????????????????????????ˉ???????????????????????????????????????????????????????????????????????????????????????????????§???????????????????????????????????????????????????????????????????????????????????????????????§???????????????????????????????????????????????????????????????￠

this a book about altera fpga device choice ,it is good for developing eda with fpga

this a book about altera fpga device choice ,it is good for developing eda with fpga

標(biāo)簽： fpga developing altera device

上傳時(shí)間： 2015-11-12

上傳用戶：wendy15
Altera FPGA配置的特殊管腳說(shuō)明。

Altera FPGA配置的特殊管腳說(shuō)明。

標(biāo)簽： Altera FPGA 管腳

上傳時(shí)間： 2013-12-19

上傳用戶：whenfly
altera fpga 基于vhdl,實(shí)現(xiàn)vga的同步block.

altera fpga 基于vhdl,實(shí)現(xiàn)vga的同步block.

標(biāo)簽： altera block fpga vhdl

上傳時(shí)間： 2013-12-17

上傳用戶：Breathe0125
NIosII軟處理器快速入門,ALTERA FPGA的NIOSII入門指導(dǎo)

NIosII軟處理器快速入門,ALTERA FPGA的NIOSII入門指導(dǎo)

標(biāo)簽： NIosII ALTERA NIOSII FPGA

上傳時(shí)間： 2013-11-25

上傳用戶：標(biāo)點(diǎn)符號(hào)
I2C controller verilog code for altera fpga platform.

I2C controller verilog code for altera fpga platform.

標(biāo)簽： controller platform verilog altera

上傳時(shí)間： 2016-03-07

上傳用戶：GHF
VGA controller for altera fpga flatform

VGA controller for altera fpga flatform

標(biāo)簽： controller flatform altera fpga

上傳時(shí)間： 2014-01-03

上傳用戶：lhw888
Altera FPGA與CPLD的外部處理器連接方式及編程。

Altera FPGA與CPLD的外部處理器連接方式及編程。

標(biāo)簽： Altera FPGA CPLD 處理器

上傳時(shí)間： 2016-03-25

上傳用戶：ikemada
< ALTERA FPGA/CPLD 高級(jí)篇>>光盤資料中體會(huì)“面積和速度的平衡與互換” 例程

< ALTERA FPGA/CPLD 高級(jí)篇>>光盤資料中體會(huì)“面積和速度的平衡與互換” 例程

標(biāo)簽： ALTERA FPGA CPLD gt

上傳時(shí)間： 2016-05-25

上傳用戶：ukuk
《ALTERA FPGA/CPLD高級(jí)篇》高速DDR存儲(chǔ)器數(shù)據(jù)接口設(shè)計(jì)實(shí)例

《ALTERA FPGA/CPLD高級(jí)篇》高速DDR存儲(chǔ)器數(shù)據(jù)接口設(shè)計(jì)實(shí)例

標(biāo)簽： ALTERA FPGA CPLD DDR

上傳時(shí)間： 2014-01-08

上傳用戶：zmy123
altera fpga verilog 設(shè)計(jì)的基于查找表的DCT程序及zigzag掃描程序

altera fpga verilog 設(shè)計(jì)的基于查找表的DCT程序及zigzag掃描程序，已經(jīng)過(guò)matlab 和modelsim 驗(yàn)證，文件中包含TESTBENCH ，直接可用

標(biāo)簽： verilog altera zigzag fpga

上傳時(shí)間： 2016-10-08

上傳用戶：362279997

主站蜘蛛池模板：延安市| 蓝田县| 安庆市| 泸西县| 丰都县| 吴旗县| 珲春市| 宝清县| 常德市| 栖霞市| 寻乌县| 台州市| 临沂市| 鹤庆县| 加查县| 临夏县| 平湖市| 常熟市| 京山县| 望江县| 西昌市| 巴彦淖尔市| 师宗县| 报价| 剑川县| 长沙市| 荔浦县| 镇赉县| 竹溪县| 仁化县| 曲周县| 哈密市| 竹山县| 赣榆县| 林西县| 潞西市| 汝南县| 区。| 义乌市| 水富县| 扎兰屯市|