亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

Cyclone???????????????ˉ????????????????????????????????Altera???????????????ˉ????????????????????????????????FPGA???????????????ˉ???????????????????????????????????????????????§???????????????????????????????????????????????§???????????????????????????????￠

  • FPGA的uart控制器的verilog源程序

    FPGA的uart控制器的verilog源程序，在cyclone II EP2C8Q208上調(diào)試運行成功

    標簽： verilog FPGA uart 控制器

    上傳時間： 2013-08-15

    上傳用戶：qazxsw

  • 高級FPGA教學實驗指導書－邏輯設(shè)計部分

    高級FPGA教學實驗指導書－邏輯設(shè)計部分.pdf QuatusII5.0 是Altera 公司的最新產(chǎn)品。MaxplusII 是一套非常成功的PLD 開發(fā)軟件，雖然QuartusII 已經(jīng)推出了4 年，并且Altera 宣布不再對MaxplusII 進行升級，但至今仍有非常多的工程師在使用MaxplusII。 Altera 在QuartusII 中允許將軟件界面設(shè)置為MaxplusII 風格，以吸引MaxplusII 的用戶轉(zhuǎn)向QuartusII。

    標簽： FPGA 教學實驗 指導書 分

    上傳時間： 2013-08-17

    上傳用戶：life840315

  • 16QAM接收機解調(diào)芯片的FPGA實現(xiàn)

    描述了一個用于微波傳輸設(shè)備的16QAM接收機解調(diào)芯片的FPGA實現(xiàn),芯片集成了定時恢復、載波恢復和自適應盲判決反饋均衡器(DFE),采用恒模算法(CMA)作為均衡算法。芯片支持高達25M波特的符號速率,在一片EP1C12Q240C8(ALTERA)上實現(xiàn),即將用于量產(chǎn)的微波傳輸設(shè)備中。\\r\\n

    標簽： FPGA QAM 16 接收機

    上傳時間： 2013-08-22

    上傳用戶：23333

  • 跟我從零開始學習FPGA

    在ModelSimSE中添加ALTERA仿真庫的詳細步驟，跟我從零開始學習FPGA。

    標簽： FPGA 零

    上傳時間： 2013-11-03

    上傳用戶：wawjj

  • 基于FPGA的跳頻系統(tǒng)快速同步算法設(shè)計與實現(xiàn)

    同步技術(shù)是跳頻系統(tǒng)的核心。本文針對FPGA的跳頻系統(tǒng)，設(shè)計了一種基于獨立信道法，同步字頭法和精準時鐘相結(jié)合的快速同步方法，同時設(shè)計了基于雙圖案的改進型獨立信道法，同步算法協(xié)議，協(xié)議幀格式等。該設(shè)計使用VHDL硬件語言實現(xiàn)，采用Altera公司的EP3C16E144C8作為核心芯片，并在此硬件平臺上進行了功能驗證。實際測試表明，該快速同步算法建立時間短、同步穩(wěn)定可靠。

    標簽： FPGA 跳頻系統(tǒng) 同步算法

    上傳時間： 2013-10-21

    上傳用戶：JIMMYCB001

  • 基于FPGA的多功能LCD顯示控制器設(shè)計

    通過對LCD1602/LCD12864顯示模塊控制時序和指令集的對比分析，利用Verilog HDL描述語言完成了多功能LCD顯示控制模塊的IP核設(shè)計．所設(shè)計的LCD顯示控制器具有很好的可移植性，只需通過端口的使能參數(shù)配置便可以驅(qū)動LCD1602/LCD12864模塊實現(xiàn)字符或圖形的實時顯示，并且該多功能LCD控制器的可行性也在Cyclone II系列的EP2C5T144C8 FPGA芯片上得到了很好的驗證．

    標簽： FPGA LCD 多功能 顯示控制器

    上傳時間： 2014-06-23

    上傳用戶：hasan2015

  • 基于FPGA數(shù)字電壓表的設(shè)計報告

    基于FPGA數(shù)字電壓表的設(shè)計 　　EDA是電子設(shè)計自動化（Electronic Design Automation）的縮寫，在20世紀60年代中期從計算機輔助設(shè)計（CAD）、計算機輔助制造（CAM）、計算機輔助測試（CAT）和計算機輔助工程（CAE）的概念發(fā)展而來的。 EDA技術(shù)就是以計算機為工具，設(shè)計者在EDA軟件平臺上，用硬件描述語言VHDL完成設(shè)計文件，然后由計算機自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標芯片的適配編譯、邏輯映射和編程下載等工作。本電壓表的電路設(shè)計正是用VHDL語言完成的 。此次設(shè)計采用的是Altera公司 的Quartus II 7.0軟件。本次設(shè)計的參考電壓為2.5V，精度為0.01V。此電壓表的設(shè)計特點為通過軟件編程下載到硬件實現(xiàn)，設(shè)計周期短，開發(fā)效率高。

    標簽： FPGA 數(shù)字電壓表 報告

    上傳時間： 2013-11-24

    上傳用戶：無聊來刷下

  • 手把手教你學CPLD/FPGA與單片機聯(lián)合設(shè)計(前3章)

    　　手把手教你學CPLD/FPGA與單片機聯(lián)合設(shè)計（前3章） 　　作者：周興華；出版社： 北京航空航天大學出版社 　　內(nèi)容簡介：本書以實踐（實驗）為主線，以生動短小的實例為靈魂，穿插介紹了Verilog HDL語言的語法及Altera公司的EPM7128S（或Atmel公司的ATFl508A5）設(shè)計開發(fā)編程。理論與實踐緊密結(jié)合，由淺入深、循序漸進地引導讀者進行學習、實驗，這樣讀者學得進、記得牢，不會產(chǎn)生畏難情緒，無形之中就掌握了 CPLD／FPGA的聯(lián)合設(shè)計。

    標簽： CPLD FPGA 手把手 單片機

    上傳時間： 2013-10-20

    上傳用戶：xjz632

  • 基于FPGA的多功能頻率計的設(shè)計

    基于Altera公司FPGA芯片EP2C8Q208，嵌入MC8051 IP Core，用C語言對MC8051 IP Core進行編程，以其作為控制核心，實現(xiàn)系統(tǒng)控制。在FPGA芯片中，利用Verilog HDL語言進行編程，設(shè)計了以MC8051 IP Core為核心的控制模塊、計數(shù)模塊、鎖存模塊和LCD顯示模塊等幾部分，實現(xiàn)了頻率的自動測量，測量范圍為0.1Hz~50MHz，測量誤差0.01%。并實現(xiàn)測頻率、周期、占空比等功能。  

    標簽： FPGA 多功能 頻率計

    上傳時間： 2013-10-14

    上傳用戶：1214209695

  • 基于FPGA的MIMO-OFDM基帶系統(tǒng)發(fā)射機的設(shè)計

    介紹了多入多出-正交頻分復用（MIMO-OFDM）系統(tǒng)，并分析了其發(fā)射機的實現(xiàn)原理。充分利用Altera公司Stratix系列現(xiàn)場可編程門陣列（FPGA）芯片和IP（知識產(chǎn)權(quán)）核，提出了一種切實可行的MIMO-OFDM基帶系統(tǒng)發(fā)射機的FPGA實現(xiàn)方法。重點論述了適合于FPGA實現(xiàn)的對角空時分層編碼（D-BLAST）的方法和實現(xiàn)原理以及各個主要模塊的工作原理。并給出了其在ModelSim環(huán)境下的仿真結(jié)果。結(jié)果表明，本設(shè)計具有設(shè)計簡單、快速、高效和實時性好等特點。

    標簽： MIMO-OFDM FPGA 基帶系統(tǒng) 發(fā)射機

    上傳時間： 2013-10-13

    上傳用戶：Aeray

主站蜘蛛池模板： 望都县| 察隅县| 江城| 图片| 普兰店市| 樟树市| 怀远县| 南丹县| 泾阳县| 香港| 双江| 敦化市| 扎赉特旗| 安图县| 静宁县| 达州市| 遵义市| 建德市| 库尔勒市| 彰化县| 融水| 惠水县| 邹平县| 二连浩特市| 琼中| 陕西省| 余江县| 杭州市| 游戏| 武穴市| 商洛市| 花垣县| 来宾市| 丰顺县| 习水县| 泗洪县| 武宁县| 汉沽区| 银川市| 新乡市| 通化市|