亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

Cyclone???????????????????????????????ˉ????????????????????????????????????????????????????????????????Altera???????????????????????????????ˉ????????????????????????????????????????????????????????????????FPGA???????????????????????????????ˉ???????????????????????????????????????????????????????????????????????????????????????????????§???????????????????????????????????????????????????????????????????????????????????????????????§???????????????????????????????????????????????????????????????￠

  • 基于FPGA和UART的MCU總線數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

    為了實(shí)現(xiàn)某生產(chǎn)線上MCU的數(shù)據(jù)采集，設(shè)計(jì)了一種基于FPGA和UART的數(shù)據(jù)采集系統(tǒng)，并完成系統(tǒng)的軟硬件設(shè)計(jì)。整個(gè)設(shè)計(jì)完全采用硬件邏輯VHDL語(yǔ)言，集成在一枚Altera的cyclone芯片內(nèi)，設(shè)計(jì)了單片機(jī)總線與FPGA接口邏輯，數(shù)據(jù)緩存的雙端口RAM、FIFO和UART串行發(fā)送模塊。通過仿真和實(shí)際應(yīng)用證明系統(tǒng)的準(zhǔn)確性，該方法和理念具有一定的通用性，為數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)提供了一個(gè)新思路，使系統(tǒng)更緊湊，易維護(hù)，更可靠。

    標(biāo)簽： FPGA UART MCU 總線

    上傳時(shí)間： 2013-10-11

    上傳用戶：lliuhhui

  • 6.2 ALTERA 的FPGA下載配置設(shè)計(jì)

    6.2 ALTERA 的FPGA下載配置設(shè)計(jì)

    標(biāo)簽： ALTERA FPGA 6.2

    上傳時(shí)間： 2013-11-14

    上傳用戶：zw380105939

  • 對(duì)Altera 28nm FPGA浮點(diǎn)DSP設(shè)計(jì)流程和性能的獨(dú)立分析

    　　電子發(fā)燒友網(wǎng)核心提示：Altera公司昨日宣布，在業(yè)界率先在28 nm FPGA器件上成功測(cè)試了復(fù)數(shù)高性能浮點(diǎn)數(shù)字信號(hào)處理（DSP）設(shè)計(jì)。獨(dú)立技術(shù)分析公司Berkeley設(shè)計(jì)技術(shù)有限公司（BDTI）驗(yàn)證了能夠在 Altera Stratix V和Arria V 28 nm FPGA開發(fā)套件上簡(jiǎn)單方便的高效實(shí)現(xiàn)Altera浮點(diǎn)DSP設(shè)計(jì)流程，同時(shí)驗(yàn)證了要求較高的浮點(diǎn)DSP應(yīng)用的性能。本文是BDTI完整的FPGA浮點(diǎn)DSP分析報(bào)告。 　　 Altera的浮點(diǎn)DSP設(shè)計(jì)流程經(jīng)過規(guī)劃，能夠快速適應(yīng)可參數(shù)賦值接口的設(shè)計(jì)更改，其工作環(huán)境包括來自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高級(jí)模塊庫(kù)，支持FPGA設(shè)計(jì)人員比傳統(tǒng)HDL設(shè)計(jì)更迅速的實(shí)現(xiàn)并驗(yàn)證復(fù)數(shù)浮點(diǎn)算法。這一設(shè)計(jì)流程非常適合設(shè)計(jì)人員在應(yīng)用中采用高性能 DSP，這些應(yīng)用包括，雷達(dá)、無線基站、工業(yè)自動(dòng)化、儀表和醫(yī)療圖像等。

    標(biāo)簽： Altera FPGA DSP 28

    上傳時(shí)間： 2015-01-01

    上傳用戶：sunshie

  • 采用基于FPGA 的方法縮短高級(jí)醫(yī)療內(nèi)窺鏡系統(tǒng)的開發(fā)時(shí)間

    　　電子發(fā)燒友網(wǎng)核心提示：醫(yī)療內(nèi)窺鏡的市場(chǎng)發(fā)展帶來了各種挑戰(zhàn)，例如，要求增強(qiáng)功能，更高的精度，更好的處理性能，以及更小的體積等。本文介紹Altera高級(jí)醫(yī)療內(nèi)窺鏡系統(tǒng)解決方案，它使用了1080p視頻設(shè)計(jì)工作臺(tái)、DSP 構(gòu)建模塊、參考設(shè)計(jì)，以及 Stratix® V、Cyclone® V 和 Arria® V FPGA 等。通過下文介紹，資深專家向您支招，教你懂得如何通過采用基于FPGA的方法來縮短高級(jí)醫(yī)療內(nèi)窺鏡系統(tǒng)的開發(fā)時(shí)間。 　　引言 　　對(duì)內(nèi)窺鏡檢查的需求在不斷增長(zhǎng)，同時(shí)還需要不斷改進(jìn)檢查過程，增強(qiáng)醫(yī)療設(shè)備的功能。全球競(jìng)爭(zhēng)不斷加劇，導(dǎo)致各種新功能的出現(xiàn)，新市場(chǎng)的變化也非常快，開發(fā)周期越來越短，工程團(tuán)隊(duì)必須集中精力提高核心競(jìng)爭(zhēng)力，加強(qiáng)系統(tǒng)知識(shí)。工程師需要靈活的硬件平臺(tái)和支持各種平臺(tái)的工作臺(tái)工具，使他們能夠針對(duì)新標(biāo)準(zhǔn)或者標(biāo)準(zhǔn)的變化而對(duì)產(chǎn)品進(jìn)行更新。此外，設(shè)計(jì)團(tuán)隊(duì)必須更高效的進(jìn)行開發(fā)工作。Altera® 1080p 視頻設(shè)計(jì)工作臺(tái)和28-nm FPGA提供了靈活的系統(tǒng)方法來滿足當(dāng)前以及不斷發(fā)展的功能需求。 　　不斷增長(zhǎng)的全球需求 　　很多因素導(dǎo)致對(duì)內(nèi)窺鏡檢查的需求越來越強(qiáng)。今后數(shù)十年內(nèi)，世界60歲以上的人口數(shù)量將會(huì)大幅度增長(zhǎng)，對(duì)醫(yī)療衛(wèi)生服務(wù)的需求也會(huì)隨之增長(zhǎng)。而且，胃腸道患病人口在不斷增加，需要進(jìn)行檢查和治療。越來越多的醫(yī)生采用內(nèi)窺鏡檢查方法。很多政府報(bào)銷政策鼓勵(lì)非置入式治療，這有利于患者更快的恢復(fù)，從而降低了治療總成本，患者的體驗(yàn)會(huì)更好。 　　很多國(guó)家增加了在醫(yī)療基礎(chǔ)設(shè)施上的投入，特別是加大了醫(yī)療設(shè)備的采購(gòu)。反過來，這些新市場(chǎng)需求也擴(kuò)大了對(duì)下一代內(nèi)窺鏡系統(tǒng)的需求。設(shè)計(jì)團(tuán)隊(duì)體驗(yàn)到需求的不斷增長(zhǎng)，而全球競(jìng)爭(zhēng)導(dǎo)致他們推遲其產(chǎn)品發(fā)布計(jì)劃。

    標(biāo)簽： FPGA 內(nèi)窺鏡

    上傳時(shí)間： 2013-12-19

    上傳用戶：xc216

  • Altera公司SoC FPGA 簡(jiǎn)介

            本文是關(guān)于Altera公司SoC FPGA 的用戶手冊(cè)（英文版）  。文中主要介紹了什么是SoC FPGA、SoC FPGA相關(guān)知識(shí)介紹、為什么要使用SoC FPGA以及SoC FPGA都應(yīng)用到哪些方面。

    標(biāo)簽： Altera FPGA SoC

    上傳時(shí)間： 2013-11-07

    上傳用戶：dengzb84

  • Altera公司SoC FPGA產(chǎn)品簡(jiǎn)介高級(jí)信息摘要

        Altera公司SoC FPGA產(chǎn)品簡(jiǎn)介高級(jí)信息摘要(英文資料) 圖 硬件處理系統(tǒng)

    標(biāo)簽： Altera FPGA SoC 產(chǎn)品簡(jiǎn)介

    上傳時(shí)間： 2013-10-16

    上傳用戶：離殤

  • 七天玩轉(zhuǎn)Altera：學(xué)習(xí)FPGA必經(jīng)之路

             七天玩轉(zhuǎn)Altera：學(xué)習(xí)FPGA必經(jīng)之路包括基礎(chǔ)篇、時(shí)序篇和驗(yàn)證篇三個(gè)部分。

    標(biāo)簽： Altera FPGA

    上傳時(shí)間： 2013-11-13

    上傳用戶：yyyyyyyyyy

  • Altera公司 Stratix V GX FPGA開發(fā)板電路圖

        本資料是關(guān)于Altera公司 Stratix V GX FPGA開發(fā)板電路圖的資料。資料包括開發(fā)板原理圖、PCB圖。

    標(biāo)簽： Stratix Altera FPGA GX

    上傳時(shí)間： 2013-10-25

    上傳用戶：風(fēng)為裳的風(fēng)

  • 基于 FPGA 的 SDTV-HDTV 轉(zhuǎn)換的研究與設(shè)計(jì)

    一種采用Altera Cyclone Ⅲ FPGA將標(biāo)準(zhǔn)清晰度電視(SDTV)轉(zhuǎn)換成高清晰度電視(HDTV)的方法.用圖像插值技術(shù),充分利用了原始圖像,實(shí)現(xiàn)視頻格式水平方向上行內(nèi)像素點(diǎn)的增加及垂直方向上行數(shù)的提升,滿足高清晰度電視格式的標(biāo)準(zhǔn)輸出.整個(gè)上變換模塊的復(fù)雜度低,易于硬件實(shí)現(xiàn),完成了專用格式轉(zhuǎn)換芯片的功能,在工程應(yīng)用中有利于提高系統(tǒng)的集成度和靈活性.

    標(biāo)簽： SDTV-HDTV FPGA 轉(zhuǎn)換

    上傳時(shí)間： 2013-11-19

    上傳用戶：jokey075

  • altera公司提供的適用于包涵DSP內(nèi)核的FPGA的二維DCT變換源碼

    altera公司提供的適用于包涵DSP內(nèi)核的FPGA的二維DCT變換源碼，語(yǔ)言是：verilog 性能不錯(cuò)，不過資源消耗有點(diǎn)大，可以用來學(xué)習(xí)多項(xiàng)式變換的DCT算法

    標(biāo)簽： altera FPGA DSP DCT

    上傳時(shí)間： 2013-12-01

    上傳用戶：coeus

主站蜘蛛池模板： 安图县| 石台县| 安义县| 拉孜县| 响水县| 静宁县| 醴陵市| 江门市| 息烽县| 纳雍县| 澄城县| 嘉峪关市| 尼玛县| 定西市| 上蔡县| 新郑市| 丹阳市| 台北市| 田东县| 娄烦县| 保康县| 华安县| 聂荣县| 扎兰屯市| 喜德县| 米易县| 聂荣县| 郧西县| 绿春县| 遂宁市| 新蔡县| 六安市| 贡山| 沽源县| 澄江县| 中方县| 分宜县| 山阳县| 聂荣县| 三江| 永州市|