采用CPLD來(lái)培植ALTERA公司的CYCLONE系列FPGA，（AS，PS，F(xiàn)AS）可選
標(biāo)簽： CYCLONE ALTERA CPLD FPGA
上傳時(shí)間： 2013-08-27
上傳用戶：it男一枚
ALtera FPGA CYCLONE系列的功耗計(jì)算工具，相信大家會(huì)用的著．
標(biāo)簽： CYCLONE ALtera FPGA 功耗
上傳時(shí)間： 2014-01-09
上傳用戶：lht618
2006altera大賽－基于軟核Nios的寬譜正弦信號(hào)發(fā)生器設(shè)計(jì)：摘要：本設(shè)計(jì)運(yùn)用了基于 Nios II 嵌入式處理器的 SOPC 技術(shù)。系統(tǒng)以 ALTERA公司的 Cyclone 系列 FPGA 為數(shù)字平臺(tái)，將微處理器、總線、數(shù)字頻率合成器、存儲(chǔ)器和 I/O 接口等硬件設(shè)備集中在一片 FPGA 上，利用直接數(shù)字頻率合成技術(shù)、數(shù)字調(diào)制技術(shù)實(shí)現(xiàn)所要求波形的產(chǎn)生，用 FPGA 中的 ROM 儲(chǔ)存 DDS 所需的波形表，充分利用片上資源，提高了系統(tǒng)的精確度、穩(wěn)定性和抗干擾性能。使用新的數(shù)字信號(hào)處理（DSP）技術(shù)，通過(guò)在 Nios 中軟件編程解決 不同的調(diào)制方式的實(shí)現(xiàn)和選擇。系統(tǒng)頻率實(shí)現(xiàn) 1Hz～20MHz 可調(diào)，步進(jìn)達(dá)到了1Hz；完成了調(diào)幅、調(diào)頻、二進(jìn)制 PSK、二進(jìn)制 ASK、二進(jìn)制 FSK 調(diào)制和掃頻輸出的功能。
標(biāo)簽： Nios Cyclone altera ALTERA
上傳時(shí)間： 2015-09-02
上傳用戶：coeus
基于ALTERA 公司cyclone系列FPGA的程序，verilog 實(shí)現(xiàn)加法器
標(biāo)簽： cyclone ALTERA FPGA 程序
上傳時(shí)間： 2013-12-15
上傳用戶：yoleeson
上傳時(shí)間： 2016-02-05
上傳用戶：zhouli
基于Altera Cyclone系列FPGA的NIOS II開(kāi)發(fā)板原理圖，OrCAD格式
標(biāo)簽： Cyclone Altera FPGA NIOS
上傳時(shí)間： 2016-03-27
上傳用戶：lps11188
5款A(yù)LTERA FPGA開(kāi)發(fā)板原理圖合集。包括EP1C6Q240C6開(kāi)發(fā)板原理圖、Cyclone II EP2C20 原理圖。希望對(duì)大家有用
標(biāo)簽： Cyclone ALTERA 240C FPGA
上傳時(shí)間： 2013-12-18
上傳用戶：qilin
ALtera FPGA Cyclone III開(kāi)發(fā)電路圖，對(duì)初學(xué)者設(shè)計(jì)此類FPGA有重要參考價(jià)值
標(biāo)簽： Cyclone ALtera FPGA III
上傳時(shí)間： 2014-01-13
上傳用戶：稀世之寶039
Altera FPGA Cyclone I EP1C6 EP1C12 最小系統(tǒng) 開(kāi)發(fā)板
標(biāo)簽： Cyclone Altera EP1C6 FPGA
上傳時(shí)間： 2017-05-05
上傳用戶：xinyuzhiqiwuwu
Altera FPGA Cyclone II EP2C5 最小系統(tǒng) 開(kāi)發(fā)板
標(biāo)簽： Cyclone Altera EP2C5 FPGA
上傳時(shí)間： 2014-12-03
上傳用戶：kristycreasy
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
