本程序?qū)θ绾问褂胊ltera系列芯片片上ram進(jìn)行實(shí)例演示，采用Verilog HDL語言編寫，并使用modelsim與quartus聯(lián)合進(jìn)行功能仿真。本原碼是紅色邏輯開發(fā)板的試驗(yàn)程序，值得一看。
標(biāo)簽： altera ram 程序 如何使用
上傳時(shí)間： 2016-01-17
上傳用戶：鳳臨西北
這些ppt文件詳細(xì)介紹了使用Altera公司FPGA芯片編程時(shí)的注意問題，包含時(shí)序、EBA、LPM庫等，還有一些實(shí)用技巧供學(xué)習(xí)。對(duì)于使用Altera FPGA的同志會(huì)有幫助，但全部為英文編寫，請(qǐng)注意。
標(biāo)簽： Altera FPGA 詳細(xì)介紹
上傳時(shí)間： 2014-01-27
上傳用戶：偷心的海盜
用爬山法求f(x,y)=1/(x2+y2+2)的最大值，設(shè)計(jì)出具體的程序，使之能夠動(dòng)態(tài)演示爬山搜索過程。
標(biāo)簽：
上傳時(shí)間： 2013-12-19
上傳用戶：ztj182002
xilinx設(shè)計(jì)并完成一個(gè)10位的D/F轉(zhuǎn)換器，輸入的數(shù)字量分別由按鍵K1,K2來調(diào)節(jié)，其中K1完成加1功能，而K2則完成減1功能，并把轉(zhuǎn)換的結(jié)構(gòu)西哦女冠到BUZZ蜂鳴器上。
標(biāo)簽： xilinx 轉(zhuǎn)換器
上傳時(shí)間： 2013-12-08
上傳用戶：yoleeson
用Altera公司的QuartusII編寫的電子鐘程序，可以下載至開發(fā)板，實(shí)現(xiàn)一個(gè)智能數(shù)字鐘功能，計(jì)時(shí)，校時(shí)，鬧鐘，跑表等功能，也可用于學(xué)習(xí)verilog HDL語言與數(shù)字邏輯
標(biāo)簽： QuartusII Altera 編寫 電子鐘
上傳時(shí)間： 2013-12-21
上傳用戶：13517191407
總線控制器 altera提供的FPGA源代碼，實(shí)用
標(biāo)簽： altera FPGA 總線控制器 源代碼
上傳時(shí)間： 2014-11-29
上傳用戶：love1314
altera 的示例ip，不太容易找到的，對(duì)于學(xué)習(xí)Nios2有幫助
標(biāo)簽： altera
上傳時(shí)間： 2014-01-12
上傳用戶：遠(yuǎn)遠(yuǎn)ssad
altera 的i2c ip核，可直接調(diào)用 在quartus中把庫指向文件位置就可
標(biāo)簽： altera i2c
上傳時(shí)間： 2014-01-18
上傳用戶：FreeSky
altera 的uart ip核，可直接調(diào)用 在quartus中把庫指向文件位置就可
標(biāo)簽： altera uart
上傳時(shí)間： 2013-12-28
上傳用戶：leixinzhuo
altera 的vga ip核，可直接調(diào)用 在quartus中把庫指向文件位置就可
標(biāo)簽： altera vga
上傳時(shí)間： 2014-01-31
上傳用戶：athjac
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
