頻率合成技術廣泛應用于通信、航空航天、儀器儀表等領域，目前，常用的頻率合成技術有直接頻率合成、鎖相頻率合成和直接數字頻率合成(DDS)等。其中DDS是一種新的頻率合成方法，是頻率合成的一次革命。全數字化的DDS技術由于具有頻率分辨率高、頻率切換速度快、相位噪聲低和頻率穩定度高等優點而成為現代頻率合成技術中的佼佼者。隨著數字集成電路、微電子技術和EDA技術的深入研究，DDS技術得到了飛速的發展。 DDS是把一系列數字量化形式的信號通過D/A轉換形成模擬量形式的信號的合成技術。主要是利用高速存儲器作查尋表，然后通過高速D/A轉換產生已經用數字形式存入的正弦波(或其它任意波形)。一個典型的DDS系統應包括以下三個部分：相位累加器可以時鐘的控制下完成相位的累加；相位一幅度碼轉換電路一般由ROM實現；D/A轉換電路，將數字形式的幅度碼轉換成模擬信號。 現場可編程門陣列(FPGA)設計靈活、速度快，在數字專用集成電路的設計中得到了廣泛的應用。本論文主要討論了如何利用FPGA來實現一個DDS系統，該DDS系統的硬件結構是以FPGA為核心實現的，使用Altera公司的Cyclone系列FPGA。 文章首先介紹了頻率合成器的發展，闡述了基于FPGA實現DDS技術的意義；然后介紹了DDS的基本理論；接著介紹了FPGA的基礎知識如結構特點、開發流程、使用工具等；隨后介紹了利用FPGA實現直接數字頻率合成(DDS)的原理、電路結構、優化方法等。重點介紹DDS技術在FPGA中的實現方法，給出了部分VHDL源程序。采用該方法設計的DDS系統可以很容易地嵌入到其他系統中而不用外接專用DDS芯片，具有高性能、高性價比，電路結構簡單等特點；接著對輸出信號頻譜進行了分析，特別是對信號的相位截斷誤差和幅度量化誤差進行了詳細的討論，由此得出了改善系統性能的幾種方法；最后給出硬件實物照片和測試結果，并對此作了一定的分析。
上傳時間： 2013-07-05
上傳用戶：suxuan110425
眾所周知，信息傳輸的核心問題是有效性和可靠性，調制解調技術的發展正是體現了這一思想。從最早的模擬調幅調頻技術的日益完善，到現在數字調制技術的廣泛運用，使得信息的傳輸更為有效和可靠。QAM調制作為一種新的調制技術，因其具有很高的頻帶利用率而得到了廣泛的應用。 本文對基于FPGA的16QAM調制解調進行了討論和研究。首先對16QAM調制解調原理進行了闡述，建立了16QAM調制解調系統的數學模型，然后通過分析提出了基于FPGA的16QAM調制解調系統的設計方案。最后編寫Verilog代碼實現了算法仿真。 FPGA芯片采用的是Altera公司的大規模集成電路芯片Cyclone系列的EPlC20F32417，并通過軟件編程對其進行了相關調試。文中詳細介紹了基帶成形濾波器、載波恢復和定時同步的基本原理及其設計方法。首先用Matlab對整個16QAM系統進行了軟件仿真；然后用硬件描述語言Verilog HDL在QuartusⅡ環境下完成了系統關鍵算法的編寫、行為仿真和綜合，最后詳細闡述了異步串口(UART)的FPGA實現，把我們編寫的Verilog程序下載到EPlC20F32417芯片上效果很好。
上傳時間： 2013-04-24
上傳用戶：talenthn
在團簇與激光相互作用的研究中和在團簇與加速器離子束的碰撞研究中，需要對加速器束流或者激光束進行脈沖化與時序同步，同時用于測量作用產物的探測系統如飛行時間譜儀(TOF)等要求各加速電場的控制具有一定的時序匹配。在整個實驗中，需要用到符合要求的多路脈沖時序信號控制器，而且要求各脈沖序列的周期、占空比、重復頻率等方便可調。為此，本論文基于FPGA設計完成了一款多路脈沖時序控制電路。 本文基于Altera公司的Cyclone系列FPGA芯片EPlC3T100C8，設計出了一款可以同時輸出8路脈沖序列、各脈沖序列之間具有可調高精度延遲、可調脈沖寬度及占空比等。論文討論了FPGA芯片結構及開發流程，著重討論了較高頻率脈沖電路的可編程實現方法，以及如何利用VHDL語言實現硬件電路軟件化設計的技巧與方法，給出了整個系統設計的原理與實現。討論了高精密電源的PWM技術原理及實現，并由此設計了FPGA所需電源系統。給出了配置電路設計、數據通信及接口電路的實現。開發了上層控制軟件來控制各路脈沖時序及屬性。 該電路工作頻率200MHz，輸出脈沖最小寬度可達到10ns，最大寬度可達到us甚至ms量級。可以同時提供l路同步脈沖和7路脈沖，并且7路脈沖相對于同步脈沖的延遲時間可調，調節步長為5ns。
上傳時間： 2013-06-15
上傳用戶：ZJX5201314
本文采用 altera 公司Cyclone 系列芯片ep1c12 實現了與ts101／ts201 兩種芯片的鏈路口的雙工通信，并給出了具體的設計實現方法。其中ts101 的設計已經成功應用于某
上傳時間： 2013-06-15
上傳用戶：hmy2st
數字電視近年來飛速發展，它最終取代模擬電視是一個必然趨勢。可編程邏輯技術以及EDA技術的升溫也帶來了電子系統設計的巨大變革。本論文將迅速發展的FPGA技術應用于數字電視系統中，研究探討了數字電視前端系統中的關鍵設備——傳輸流復用器的FPGA建模和實現，以及相關的關鍵技術。本論文首先介紹了數字電視的發展現狀和前景，概述了數字電視前端系統的組成結構與關鍵技術，以及可編程邏輯技術的發展和優勢。然后介紹了數字電視系統中的重要標準MPEG-2以及傳輸流復用器的原理和系統結構，并且從理論上闡述了復用器設計的關鍵技術：PSI重組和PCR調整。接著詳細說明了如何運用創新思路，采用獨特的硬件架構在一片FPGA上實現整個復用器的軟件和硬件系統的方案，并且舉例說明了復用器硬件邏輯設計中所運用的幾個FPGA設計技巧。最后對本文進行總結，并提出了數字電視系統中復用器設備未來發展的設想。本文中介紹的基于SOPC的硬件復用器設計方案，將系統的軟件和硬件集成在一款Altera公司新推出的低成本高密度Cyclone系列FPGA上，并且將FPGA設計技巧運用于復用器的硬件邏輯設計中。整個設計方案不但簡化了系統設計，而且實現了穩定，高速，低成本，可擴展性強的復用器系統。
上傳時間： 2013-06-02
上傳用戶：gtzj
本文研究數字音頻無線傳輸中的前向糾錯(FEC)算法和電路的設計及實現.在本文中介紹了一種基于Altera公司的FPGA Cyclone芯片的實現方案.文章首先介紹了本前向糾錯系統采用的方案,然后從總體規劃的角度介紹了整個系統的內部結構、模塊劃分及所采用的設計方法和編程風格.之后對各個模塊的設計進行了詳細的描述,并給出了測試數據、實現結果及時序仿真波形圖,并對設計的硬件下載驗證進行了詳細描述.本文對FEC中的主要功能模塊,諸如Reed-Solomon編解碼,交織與解交織,以及與外圍的接口電路等給出了基本算法以及基于FPGA及硬件描述語言的解決方法.
上傳時間： 2013-04-24
上傳用戶：duoshen1989
目前在各行各業中應用種類繁多的測量儀器隨著儀器性能指標要求的逐漸提升以及功能的不斷拓展，對儀器控制系統的實時性和集成化程度等性能的要求也越來越高。目前發展的趨勢是開放式、集成度向芯片級靠攏的高實時性儀器。針對目前傳統的系統設計存在著功能簡單、速度慢、實時性差、對數據的再加工處理能力極為有限等問題，本文根據課題需要提出了一種基于ARM+FPGA架構的高速實時數據采集嵌入式系統方案，應用在小功率半導體測量儀器上。方案采用三星S3C2410的ARM處理器進行管理控制，處理數據，界面顯示；Altera公司的Cyclone系列的1C12 FPGA器件用來進行高速數據采集，提高了系統的實時性和集成化程度。 本文首先給出了ARM+FPGA架構的總體設計。硬件方面，簡要討論了ARM處理器的特點和優勢，FPGA在高速采集和并行性上的優勢，給出了硬件的總體結構和主要部件及相關接口。軟件方面，研究了基于嵌入式Linux的嵌入式系統的構建和BootLoader的啟動以及內核和根文件系統的結構，構建了嵌入式Linux系統包括建立交叉開發環境，修改移植BootLoader和裁減移植Linux內核，并且根據課題實際需要精簡建立了根文件系統。 為了滿足測量儀器的實時性，設計了ARM與FPGA的高速數據采集接口。進行了FPGA內部與ARM接口相關部分的硬件電路設計；通過分析ARM與FPGA內部時序的差異，針對ARM與FPGA內部FIFO時序不匹配的問題，解決了測量儀器中高速數據采集與處理速度不匹配的問題。接著，通過研究Linux設備驅動基本原理和驅動程序的開發過程，設計了Linux下的FPGA數據采集接口驅動程序，并且實現了中斷傳輸。使得FPGA芯片通過高效可靠的驅動程序可以很好的與ARM進行通訊。 最后為了方便用戶操作，進行了人機交互系統的設計。為了降低成本和提高實用性利用FPGA芯片剩余的資源實現了對PS/2鍵盤鼠標接口的控制，應用到系統中，大大提高了人機交互能力；通過比較分析目前比較流行的幾種嵌入式GUI圖形設計工具的優缺點，結合課題的實際情況選擇了MiniGUI作為課題圖形界面的開發。根據具體要求設計了適合測量儀器方面上使用的人機交互界面，并且移植到了ARM平臺上，給測量儀器的使用提供了更好的交互操作。 本課題完成了嵌入式Linux開發環境的建立，針對課題實際硬件電路設計修改移植了bootloader，裁減移植了內核以及根文件系統的建立；設計了FPGA內部硬件電路，解決了接口中ARM與FPGA時序不匹配的問題，實現了ARM與FPGA之間的高速數據采集；設計了高速采集接口在嵌入式Linux下的驅動程序以及中斷傳輸和應用程序；合理設計了適合測量儀器使用的人機交互界面，并巧妙設計了PS/2鍵盤鼠標接口，進一步提高了交互操作。
上傳時間： 2013-06-21
上傳用戶：01010101
VLSI(超大規模集成電路)的快速發展，使得FPGA技術得到了迅猛發展，FPGA的快速發展又為實時圖像處理在算法、系統結構上帶來了新的方法和思路，全景圖像處理是實時圖像處理中一個嶄新的領域，其在視頻監視領域內有廣泛的應用前景。 本文首先介紹了全景圖像處理的發展狀況，課題的主要背景、國內外發展現狀、課題的研究意義、課題的來源和本文的主要研究工作及論文組織結構。然后在第二章中介紹了FPGA的發展，FPGA/CPLD的特點，并介紹了Cyclone Ⅱ系列FPGA的硬件結構，硬件描述語言，開發工具Quartus Ⅱ以及FPGA開發的一般原則。 文章的重點放在了電路板的設計部分，也就是本文的第三章。在介紹電路設計部分之前首先介紹一些高速數字電路設計中的一些概念、高速數字電路設計中常見問題，并對常見問題給出了一般解決方法。 在FPGA電路板設計部分中，對FPGA電路的設計過程作了詳細的說明，其中著重介紹了采用了FBGA封裝的EP2C35芯片的電路設計要點，多層電路板設計要點，FPGA供電管腳的處理注意事項，FPGA芯片中PLL模塊的設計以及FPGA的配置方法，并給出了作者的設計思路。FPGA供電電源也是電路板設計的要點所在，文章中也著重對其進行了介紹，提及了FPGA電源設計指標要求及電壓功耗估計，并根據現有的FPGA電源解決方案提出了設計思路和方法。同時文章中對FPGA芯片外圍器件電路包括圖像采集顯示芯片電路、圖像存儲電路、USB2.0接口電路的設計做了相應的介紹。最終目的就是為基于FPGA的全景圖象處理搭建一個穩定運行的平臺。 在第四章中介紹了IC總線控制器的狀態機圖及信號說明和相應的仿真圖。 文章最后給出了FPGA硬件電路的調試結果，驗證了設計目的，為進一步的工作打下了良好的基礎。
上傳時間： 2013-04-24
上傳用戶：15736969615
隨著糾錯編碼理論研究的不斷深入，糾錯碼的實際應用越來越廣泛。卷積碼作為其中重要的一種，已被大多數通信系統所采用。(2,1,7)卷積碼是一種短約束長度最佳碼，編、譯碼器易于實現，且具有較強的糾錯能力。 本文研究了IEEE 802.11協議中(2,1,7)卷積碼編碼、交織解交織及其軟判決高速Viterbi譯碼的實現問題。 首先介紹了IEEE 802.11無線局域網標準及規范，然后介紹了信道編解碼中卷積碼編碼及Viterbi譯碼算法和FPGA 設計方法，接著通過對(2,1,7)卷積碼特點的具體分析，吸取目前Viterbi譯碼算法和交織解交織算法的優點，采取一系列的改進措施，基于FPGA實現了IEEE 802.11信道編解碼及交織和解交織系統。這些改進措施包括采用并行FIFO、改進的ACS 單元、流水式塊處理結構、改進的SMDO方法、雙重交織策略，使得在同樣時鐘速率下，系統的性能大幅度提高。最后將程序下載到Altera公司的Cyclone 系列的FPGA(型號EP1C6Q240C8)器件上進測試，并對測試結果作了簡單分析。
上傳時間： 2013-05-25
上傳用戶：00.00
由于信道中存在干擾,數字信號在信道中傳輸的過程中會產生誤碼.為了提高通信質量,保證通信的正確性和可靠性,通常采用差錯控制的方法來糾正傳輸過程中的錯誤.本文的目的就是研究如何通過差錯控制的方法以提高通信質量,保證傳輸的正確性和可靠性.重點研究一種信道編解碼的算法和邏輯電路的實現方法,并在硬件上驗證,利用碼流傳輸的測試方法,對設計進行測試.在以上的研究基礎之上,橫向擴展和課題相關問題的研究,包括FPGA實現和高速硬件電路設計等方面的研究. 糾錯碼技術是一種通過增加一定的冗余信息來提高信息傳輸可靠性的有效方法.RS碼是一種典型的糾錯碼,在線性分組碼中,它具有最強的糾錯能力,既能糾正隨機錯誤,也能糾正突發錯誤.在深空通信,移動通信以及數字視頻廣播等系統中具有廣泛的應用,隨著RS編碼和解碼算法的改進和相關的硬件實現技術的發展,RS碼在實際中的應用也將更加廣泛. 在研究中,對所研究的問題進行分解,集中精力研究課題中的重點和難點,在各個模塊成功實現的基礎上,成功的進行系統組合,協調各個模塊穩定的工作. 在本文中的EDA設計中,使用了自頂向下的設計方法,編解碼算法每一個子模塊分開進行設計,最后在頂層進行元件例化,正確實現了編碼和解碼的功能. 本文首先介紹相關的數字通信背景；接著提出糾錯碼的設計方案,介紹RS(31,15)碼的編譯碼算法和邏輯電路的實現方法,RTL代碼編寫和邏輯仿真以及時序仿真,并討論了FPGA設計的一般性準則以及高速數字電路設計的一些常用方法和注意事項；最后設計基于FPGA的硬件電路平臺,并利用靜態和動態的方法對編解碼算法進行測試. 通過對編碼和解碼算法的充分理解,本人使用Verilog HDL語言對算法進行了RTL描述,在Altera公司Cyclone系列FPGA平臺上面實現了編碼和解碼算法. 其中,編碼的最高工作頻率達到158MHz,解碼的最高工作頻率達到91MHz.在進行硬件調試的時候,整個系統工作在30MHz的時鐘頻率下,通過了硬件上的靜態測試和動態測試,并能夠正確實現預期的糾錯功能.
上傳時間： 2013-07-01
上傳用戶：liaofamous
