算法設(shè)計到硬件邏輯的實現(xiàn) - 實驗練習(xí)與Verilog語法手冊
標簽： Verilog 算法設(shè)計 硬件 實驗
上傳時間： 2014-01-27
上傳用戶：dddddd55
同步技術(shù)是跳頻系統(tǒng)的核心。本文針對FPGA的跳頻系統(tǒng)，設(shè)計了一種基于獨立信道法，同步字頭法和精準時鐘相結(jié)合的快速同步方法，同時設(shè)計了基于雙圖案的改進型獨立信道法，同步算法協(xié)議，協(xié)議幀格式等。該設(shè)計使用VHDL硬件語言實現(xiàn)，采用Altera公司的EP3C16E144C8作為核心芯片，并在此硬件平臺上進行了功能驗證。實際測試表明，該快速同步算法建立時間短、同步穩(wěn)定可靠。
標簽： FPGA 跳頻系統(tǒng) 同步算法
上傳時間： 2013-10-21
上傳用戶：JIMMYCB001
基于FFT算法的FPGA實現(xiàn)報告
標簽： FPGA FFT 算法 報告
上傳時間： 2014-01-22
上傳用戶：363186
基于FPGA的FFT算法實現(xiàn)
標簽： FPGA FFT 算法
上傳時間： 2014-12-28
上傳用戶：chongchongsunnan
基于FPGA的FIR數(shù)字濾波器算法實現(xiàn)
標簽： FPGA FIR 數(shù)字濾波器 算法
上傳時間： 2013-11-12
上傳用戶：xz85592677
針對城市道路交叉口的常發(fā)性交通擁堵現(xiàn)象，依據(jù)RFID檢測系統(tǒng)的特點，提出了一種基于物聯(lián)網(wǎng)前端信息采集技術(shù)的交通流檢測方法。并且對城市道路交叉口采集到的交通流量相對增量、車輛的時間占有率相對增量以及地點平均車速等信息進行了對比性分析和統(tǒng)計推導(dǎo)，從理論上論證了交通擁擠產(chǎn)生時的交通流特點，然后以此為基礎(chǔ)給出了交通擁擠事件出現(xiàn)時的判別準則，構(gòu)造出相應(yīng)的擁擠檢測指標及判別算法。最后利用Matlab編程再結(jié)合實際交通測量數(shù)據(jù)驗證了算法的正確性。
標簽： 物聯(lián)網(wǎng) 智能交通 判別 法的研究
上傳用戶：GavinNeko
基于解決Xmodem協(xié)議中CRC校驗的目的，以經(jīng)典的LFSR硬件電路為基礎(chǔ)，采用了按字節(jié)并行運算CRC校驗碼，以及多字節(jié)CRC算法的方法。在Quartus II環(huán)境下，通過以VHDL語言仿真試驗，得出Xmodem協(xié)議中CRC校驗，以多字節(jié)循環(huán)并行CRC算法能夠滿足高速實時性要求的結(jié)論。
標簽： Xmodem FPAG CRC 協(xié)議
上傳時間： 2013-11-18
上傳用戶：lty6899826
WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮點DSP算法實現(xiàn)方案： High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs
標簽： Xilinx FPGA 409 DSP
上傳時間： 2013-11-07
上傳用戶：defghi010
提出一種利用FPGA實現(xiàn)相關(guān)干涉儀測向算法的方法，給出了測向系統(tǒng)的結(jié)構(gòu)和組成框圖，并詳細介紹了FPGA內(nèi)部模塊的劃分及設(shè)計流程，最后結(jié)合實際設(shè)計出一種實現(xiàn)方案，并討論了該方案在寬帶測向中較原有實現(xiàn)方式的優(yōu)勢。為了使算法更適于FPGA實現(xiàn)，提出了一種新的相位樣本選取方法，并仿真驗證了該方法與傳統(tǒng)方法的等效性。
標簽： FPGA 干涉儀 法的研究
上傳時間： 2013-11-11
上傳用戶：1142895891
介紹了AES中,SubBytes算法在FPGA的具體實現(xiàn).構(gòu)造SubBytes的S-Box轉(zhuǎn)換表可以直接查找ROM表來實現(xiàn).通過分析SubBytes算法得到一種可行性硬件邏輯電路,從而實現(xiàn)SubBytes變換的功能.
標簽： SubBytes FPGA AES 算法
上傳時間： 2013-11-30
上傳用戶：hzy5825468
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
