H.264/AVC是由國(guó)際電信聯(lián)合會(huì)的視頻專家組和國(guó)際標(biāo)準(zhǔn)化組織的運(yùn)動(dòng)圖像專家組組成的聯(lián)合視頻小組制定的下一代視頻壓縮標(biāo)準(zhǔn)。新標(biāo)準(zhǔn)采用了一些先進(jìn)算法,因此具有優(yōu)異的壓縮性能和極好的網(wǎng)絡(luò)親和性,滿足低碼率情況下的高質(zhì)量視頻的傳輸。 H.264/AVC采用的先進(jìn)算法包括多模式幀間預(yù)測(cè)、1/4像素精度預(yù)測(cè)、整數(shù)變換量化、去方塊濾波和熵編碼。本論文著重對(duì)整數(shù)變換與量化、去方塊濾波做了研究。整數(shù)變換是一種只有加法和移位的運(yùn)算,量化可以通過(guò)查表和乘法操作就可以完成,避免了反變換的時(shí)候失配問(wèn)題,沒(méi)有精度損失;去方塊濾波是一種用來(lái)去除低碼率情況下的每個(gè)宏塊的塊效應(yīng),提高了解碼圖像的外觀。 本文主要從算法研究和硬件實(shí)現(xiàn)兩方面著手,在算法研究方面設(shè)計(jì)了一個(gè)可視化測(cè)試軟件,在硬件實(shí)現(xiàn)方面主要對(duì)整數(shù)變換、量化和去方塊濾波做了研究和實(shí)現(xiàn)。視頻壓縮技術(shù)的關(guān)鍵在于視頻壓縮算法及其芯片的實(shí)現(xiàn),F(xiàn)PGA可重復(fù)使用,設(shè)計(jì)修改靈活,片內(nèi)資源豐富,具備DSP模塊等優(yōu)勢(shì)。在本論文的目標(biāo)實(shí)現(xiàn)部分模塊FPGA的硬件設(shè)計(jì),用Verilog完成了關(guān)鍵部分的設(shè)計(jì)。首先簡(jiǎn)要介紹了視頻壓縮基本原理,常用視頻壓縮標(biāo)準(zhǔn)及其特性以及國(guó)內(nèi)外的研究動(dòng)態(tài),并對(duì)H.264標(biāo)準(zhǔn)基本檔次所涉及的核心技術(shù)進(jìn)行了詳細(xì)介紹,兩種分層結(jié)構(gòu)分別討論。其次在掌握了H.264.算法及編解碼流程的基礎(chǔ)上,設(shè)計(jì)了基于H.264編解碼的可視化軟件平臺(tái)。然后詳細(xì)介紹了整數(shù)變換、量化、反變換和反量化核心模塊的設(shè)計(jì)和實(shí)現(xiàn),并在Altera的軟件和開(kāi)發(fā)板上進(jìn)行了仿真驗(yàn)證;對(duì)去方塊濾波算法做了軟件研究測(cè)試,并給出了一種改進(jìn)的硬件整體結(jié)構(gòu)設(shè)計(jì)。最后,對(duì)全文工作進(jìn)行了總結(jié)和對(duì)未來(lái)研究工作做了展望。我在課題中所做的主要工作有: 1.查閱相關(guān)文獻(xiàn),熟悉H.264.標(biāo)準(zhǔn)及整數(shù)變換、量化和去方塊濾波等算法。 2.用VC++完成了基于H.264編解碼的可視化軟件平臺(tái)設(shè)計(jì)。 3.用Verilog完成了整數(shù)變換量化、反變換反量化模塊FPGA設(shè)計(jì)與驗(yàn)證。 4.去方塊濾波器的算法研究、仿真和硬件整體結(jié)構(gòu)設(shè)計(jì)。
上傳時(shí)間: 2013-04-24
上傳用戶:lanjisu111
全球3大DSP的生產(chǎn)廠家分別是TI ADI和朗訊,TI公司的DSP產(chǎn)品大家比較熟悉,其實(shí)ADI的DSP是非常有特色的,值得大家一看。
上傳時(shí)間: 2013-04-24
上傳用戶:haoxiyizhong
很全的DSP電機(jī)控制原理圖和PCB圖,SCH和PCB資料全,是學(xué)習(xí)和了解DSP的好文件,希望對(duì)要學(xué)習(xí)和了解DSP的朋友帶來(lái)幫助。
上傳時(shí)間: 2013-05-24
上傳用戶:13215175592
在仿真環(huán)境下實(shí)現(xiàn)TMS320C6000系列DSP的程序自引導(dǎo)
上傳時(shí)間: 2013-08-03
上傳用戶:tdyoung
簡(jiǎn)述了SPI總線協(xié)議工作時(shí)序和配置要求,通過(guò)一個(gè)成功的實(shí)例詳細(xì)介紹了使用SPI 總線實(shí)現(xiàn)DSP與MCU之間的高速通信方法,并參考實(shí)例給出了SPI接口的硬件連接、初始化、 以及傳輸測(cè)試程序的編寫方法。 關(guān)鍵詞:SPI接口;McBSP;總線;高速通信
上傳時(shí)間: 2013-04-24
上傳用戶:jhksyghr
單片機(jī)與DSP之間通信問(wèn)題一直是大家關(guān)注得焦點(diǎn),目前已出現(xiàn)的不少解決方案但大多針對(duì)于5V工作電壓的DSP系 統(tǒng),筆者對(duì)諸方案進(jìn)行詳細(xì)比較分析,發(fā)現(xiàn)多數(shù)并未從根本上解決不同系統(tǒng)之間通信的電平轉(zhuǎn)換問(wèn)題,面對(duì)工作電壓并不唯一的 DSP芯片系列,在此提出一種全新的串行通信模式,經(jīng)濟(jì)有效地解決了通信中電平轉(zhuǎn)換問(wèn)題可靠地實(shí)現(xiàn)數(shù)據(jù)交換,并且在實(shí)際開(kāi)發(fā) 的直流無(wú)刷電機(jī)變頻器人機(jī)界面與控制核心TMS320LF2407 DSP之間串行通信中驗(yàn)證了其可行性。
上傳時(shí)間: 2013-07-18
上傳用戶:abc123456.
在步進(jìn)電機(jī)驅(qū)動(dòng)方式中,效果最好的是細(xì)分驅(qū)動(dòng),當(dāng)今高端的步進(jìn)電機(jī)驅(qū)動(dòng)器基本都采用這種技術(shù)。步進(jìn)電機(jī)的細(xì)分驅(qū)動(dòng)技術(shù)是一門綜合了數(shù)字化技術(shù)、集成控制技術(shù)和計(jì)算機(jī)技術(shù)的新技術(shù),被廣泛應(yīng)用于工業(yè)、科研、通訊、天文等領(lǐng)域。 本文設(shè)計(jì)了一種基于DSP以及FPGA的兩相混合式步進(jìn)電機(jī)SPWM(正弦脈寬調(diào)制)波細(xì)分驅(qū)動(dòng)系統(tǒng)。在DSP系統(tǒng)中采用TMS320I.F2407A微控制器作為核心控制器件,用軟件產(chǎn)生SPWM波;在FPGA系統(tǒng)中采用FPGA芯片,通過(guò)VerilogHDL語(yǔ)言,實(shí)現(xiàn)了SPWM波;在功率驅(qū)動(dòng)級(jí)電路上采用雙極性H橋的驅(qū)動(dòng)方式。最終實(shí)現(xiàn)了對(duì)兩相混合式步進(jìn)電機(jī)SPWM波細(xì)分驅(qū)動(dòng),大大提高了步進(jìn)電機(jī)的運(yùn)轉(zhuǎn)性能。 本文介紹了兩相混合式步進(jìn)電機(jī)的工作原理、控制原理以及細(xì)分驅(qū)動(dòng)的基本原理。通過(guò)對(duì)恒轉(zhuǎn)矩細(xì)分驅(qū)動(dòng)的分析,提出了兩相混合式步進(jìn)電機(jī)SPWM波細(xì)分驅(qū)動(dòng)的方案,并給出了SPWM波產(chǎn)生的數(shù)學(xué)模型。最后,對(duì)步進(jìn)電機(jī)的SPWM波細(xì)分驅(qū)動(dòng)系統(tǒng)進(jìn)行了實(shí)驗(yàn)測(cè)量,給出了實(shí)驗(yàn)結(jié)果。 實(shí)驗(yàn)的結(jié)果表明,設(shè)計(jì)的基于DSP與FPGA的SPWM波細(xì)分驅(qū)動(dòng)系統(tǒng)可以很好地克服電機(jī)低頻振蕩的問(wèn)題,提高電機(jī)在中、低速運(yùn)行的性能。電機(jī)的掃描范圍與理論值基本接近;微步距在誤差允許的范圍內(nèi)也基本可以滿足要求。
標(biāo)簽: FPGA DSP 步進(jìn)電機(jī)
上傳時(shí)間: 2013-04-24
上傳用戶:WANGLIANPO
近年來(lái),圖像處理與識(shí)別技術(shù)得到了迅速的發(fā)展。人們已經(jīng)充分認(rèn)識(shí)到圖像處理和識(shí)別技術(shù)是認(rèn)識(shí)世界、改造世界的重要手段。目前,圖像識(shí)別技術(shù)已應(yīng)用到很多領(lǐng)域,滲入到各行各業(yè),在醫(yī)學(xué)、公安、交通、工業(yè)等領(lǐng)域具有廣闊的應(yīng)用前景。 這篇論文介紹了一種基于DSP+FPGA構(gòu)架的實(shí)時(shí)圖像識(shí)別系統(tǒng)。DSP作為圖像識(shí)別模塊的核心,負(fù)責(zé)圖像識(shí)別算法的實(shí)現(xiàn);FPGA作為圖像采集模塊的核心,負(fù)責(zé)圖像的采集,并且完成預(yù)處理工作。圖像識(shí)別算法的運(yùn)算量大,并且控制復(fù)雜,對(duì)系統(tǒng)的性能要求很高。DSP的特殊結(jié)構(gòu)和優(yōu)良性能很好地滿足了系統(tǒng)的需要,而FPGA的高速性和靈活性也保證了系統(tǒng)實(shí)時(shí)性,并且簡(jiǎn)化了外圍電路,減少了系統(tǒng)設(shè)計(jì)難度。 系統(tǒng)使用模板匹配和神經(jīng)網(wǎng)絡(luò)算法對(duì)數(shù)字0~9進(jìn)行識(shí)別。模板匹配一般適用于識(shí)別規(guī)范化的數(shù)字、字符等小型字符集(特別是同一字體的字符集)。由于結(jié)構(gòu)比較簡(jiǎn)單,系統(tǒng)處理能力強(qiáng),模板匹配的識(shí)別速度快并且識(shí)別率高,取得很好的效果。神經(jīng)網(wǎng)絡(luò)所具有的分布式存儲(chǔ)、高容錯(cuò)性、自組織和自學(xué)習(xí)功能,使其對(duì)圖像識(shí)別問(wèn)題顯示出極大的優(yōu)越性。 研究表明,在DSP+FPGA的構(gòu)架上實(shí)現(xiàn)的圖像識(shí)別系統(tǒng),具有結(jié)構(gòu)靈活、通用性強(qiáng)的特點(diǎn),適用于模塊化設(shè)計(jì),有利于提高算法的效率。系統(tǒng)可以充分發(fā)揮和結(jié)合DSP和FPGA的優(yōu)勢(shì),準(zhǔn)確快速地實(shí)現(xiàn)圖像識(shí)別。通過(guò)軟、硬件的靈活組合,系統(tǒng)可以實(shí)現(xiàn)圖像處理大部分的相關(guān)功能,使之能夠運(yùn)用到工業(yè)視覺(jué)檢測(cè)、汽車牌照識(shí)別等系統(tǒng)中。
標(biāo)簽: DSPFPGA 圖像識(shí)別 系統(tǒng)設(shè)計(jì)
上傳時(shí)間: 2013-06-18
上傳用戶:com1com2
軟件無(wú)線電作為一種新的無(wú)線通信概念和體制,近年來(lái)隨著3G標(biāo)準(zhǔn)的提出,日益受到國(guó)內(nèi)外相關(guān)通信廠商的重視。尤其是基于軟件無(wú)線電和智能天線技術(shù)的TD-SCDMA作為通信史上第一個(gè)“中國(guó)標(biāo)準(zhǔn)”,有望扭轉(zhuǎn)多年來(lái)我國(guó)移動(dòng)通信制造業(yè)的被動(dòng)局面,是實(shí)現(xiàn)信息產(chǎn)業(yè)騰飛的一個(gè)絕好機(jī)會(huì)。軟件無(wú)線電使得通信體制具有很好的通用性、靈活性和可配置性,并使系統(tǒng)互聯(lián)和升級(jí)變得容易。本文以軟件無(wú)線電中的FIR濾波器為線索,貫穿了信號(hào)重構(gòu)、多抽樣率信號(hào)處理、積分梳狀濾波器等理論分析,重點(diǎn)闡釋了FIR濾波器的設(shè)計(jì)方法及濾波器的FPGA實(shí)現(xiàn)等技術(shù)問(wèn)題。 本文首先針對(duì)軟件無(wú)線電中的多抽樣率信號(hào)處理理論進(jìn)行了討論和分析。討論了軟件無(wú)線電中如何實(shí)現(xiàn)整數(shù)倍抽取、整數(shù)倍內(nèi)插、分?jǐn)?shù)倍抽樣率變換,并分析了網(wǎng)絡(luò)結(jié)構(gòu)的等效變換、多相濾波及積分梳狀濾波器的設(shè)計(jì)理論。 緊接著重點(diǎn)闡述了軟件無(wú)線電中FIR濾波器的設(shè)計(jì)理論,包括窗函數(shù)法、頻率抽樣法及等紋波法。分析了各種設(shè)計(jì)方法所能達(dá)到的性能指標(biāo)及優(yōu)缺點(diǎn),并結(jié)合工程實(shí)例給出了相關(guān)的Matlab程序。并對(duì)FIR濾波器結(jié)構(gòu)的選擇及系數(shù)字長(zhǎng)的確定等問(wèn)題進(jìn)行了分析。此外,也介紹了在Matlab進(jìn)行輔助設(shè)計(jì)時(shí)一些常用函數(shù)和命令的用法。 本文選用FPGA來(lái)實(shí)現(xiàn)中頻軟件無(wú)線電,F(xiàn)PGA與參數(shù)化ASIC、DSP比較有很多優(yōu)勢(shì),它不但在功耗、體積、成本方面優(yōu)于參數(shù)化ASIC、DSP,而且處理效率高、現(xiàn)場(chǎng)可編程性能良好。不同于DSP的單流處理方式,F(xiàn)PGA是多流并行處理,這種處理方式使FPGA能完成DSP難以實(shí)現(xiàn)的許多功能。在簡(jiǎn)單介紹了FPGA的一般原理,以及FPGA設(shè)計(jì)中的關(guān)鍵技術(shù)和在信號(hào)處理中的設(shè)計(jì)原則以后,重點(diǎn)介紹了FIR濾波器的FPGA實(shí)現(xiàn)方法。提出了分布式算法、加法器網(wǎng)絡(luò)法以及分段FIFO等實(shí)現(xiàn)方法。最后,提出了一種QuartusII與MATLAB聯(lián)合仿真的方法。此方法能夠直觀的檢驗(yàn)濾波器的濾波效果,提高設(shè)計(jì)效率。并結(jié)合工程實(shí)例詳盡的介紹了FIR濾波器的設(shè)計(jì)開(kāi)發(fā)流程。
上傳時(shí)間: 2013-04-24
上傳用戶:gengxiaochao
TI DSP的發(fā)展同集成電路的發(fā)展一樣,新的DSP都是3.3V的,但目前還有許多外圍電路是5V的,因此在DSP系統(tǒng)中,經(jīng)常有5V和3.3V的DSP混接問(wèn)題。在這些系統(tǒng)中,應(yīng)注意: 1)DSP輸出給5V
上傳時(shí)間: 2013-07-19
上傳用戶:wkchong
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1