《DSP原理及其C編程開發(fā)技術(shù)》是一本關(guān)于數(shù)字波形產(chǎn)生、數(shù)字濾波器設(shè)計(jì)、數(shù)字信號處理工具及技術(shù)應(yīng)用的最新綜合性教材。全書共包含9章及7個(gè)附錄，前8章分別介紹了DSP開發(fā)系統(tǒng)、DSK的輸入輸出、C6x系列處理器的體系結(jié)構(gòu)和指令集、有限沖激響應(yīng)濾波器、無限沖激響應(yīng)濾波器、快速傅里葉變換、自適應(yīng)濾波器、程序代碼優(yōu)化技術(shù)等內(nèi)容，第9章為DSP的應(yīng)用及學(xué)生的一些課程設(shè)計(jì)。每章開始主要介紹基本理論，然后給出一些具體例子和必要的背景知識(shí)，最后給出了一些結(jié)論性的實(shí)驗(yàn)。通過大量實(shí)驗(yàn)和工程課題的DSP實(shí)時(shí)實(shí)現(xiàn)實(shí)例，該書為讀者提供了學(xué)習(xí)數(shù)字信號處理的快速而實(shí)用的方法。為了便于讀者理解，書中提到的所有程序?qū)嵗伎梢詮木W(wǎng)站上免費(fèi)下載。
標(biāo)簽： DSP 編程 開發(fā)技術(shù) 電子書
上傳時(shí)間： 2013-10-12
上傳用戶：牧羊人8920
GMap.NET控件實(shí)例C#源代碼
上傳時(shí)間： 2013-11-01
上傳用戶：zhang_yi
熟悉VB的朋友對使用ActiveX控件一定不會(huì)陌生，眾多控件極大地方便了編程，但唯一的缺陷是不能動(dòng)態(tài)加載控件，必須在設(shè)計(jì)時(shí)通過引用，將控件放置在窗體上。VB6.0已能夠解決該問題，只是幫助中沒有明確說明，并且沒有描述到一些關(guān)鍵功能，由于以前的版本中可以動(dòng)態(tài)創(chuàng)建進(jìn)程外服務(wù)：如果對象是外部可創(chuàng)建的，可在 Set 語句中用 New 關(guān)鍵字、CreateObject 或 GetObject 從部件外面將對象引用賦予變量。如果對象是從屬對象，則需使用高層對象的方法，在 Set 語句中指定一個(gè)對象引用：
標(biāo)簽： ActiveX 6.0 VB 動(dòng)態(tài)加載
上傳時(shí)間： 2014-01-26
上傳用戶：taa123456
NI電路設(shè)計(jì)套件快速入門
標(biāo)簽： 電路設(shè)計(jì) 套件 快速入門
上傳時(shí)間： 2013-11-16
上傳用戶：gai928943
STC-ISP下載編程燒錄軟件控件注冊工具。
上傳時(shí)間： 2014-12-31
上傳用戶：jiangfire
ZigBee開發(fā)套件內(nèi)容開發(fā)套件
上傳時(shí)間： 2013-10-28
上傳用戶：181992417
NI電路設(shè)計(jì)套件快速入門
標(biāo)簽： 電路設(shè)計(jì) 套件 快速入門
上傳時(shí)間： 2014-12-31
上傳用戶：dongbaobao
STC-ISP下載編程燒錄軟件控件注冊工具。
上傳時(shí)間： 2013-11-11
上傳用戶：hakim
ZigBee開發(fā)套件內(nèi)容開發(fā)套件
上傳時(shí)間： 2013-11-04
上傳用戶：jinyao
Xilinx UltraScale™ 架構(gòu)針對要求最嚴(yán)苛的應(yīng)用，提供了前所未有的ASIC級的系統(tǒng)級集成和容量。 UltraScale架構(gòu)是業(yè)界首次在All Programmable架構(gòu)中應(yīng)用最先進(jìn)的ASIC架構(gòu)優(yōu)化。該架構(gòu)能從20nm平面FET結(jié)構(gòu)擴(kuò)展至16nm鰭式FET晶體管技術(shù)甚至更高的技術(shù)，同 時(shí)還能從單芯片擴(kuò)展到3D IC。借助Xilinx Vivado®設(shè)計(jì)套件的分析型協(xié)同優(yōu)化，UltraScale架構(gòu)可以提供海量數(shù)據(jù)的路由功能，同時(shí)還能智能地解決先進(jìn)工藝節(jié)點(diǎn)上的頭號系統(tǒng)性能瓶頸。 這種協(xié)同設(shè)計(jì)可以在不降低性能的前提下達(dá)到實(shí)現(xiàn)超過90%的利用率。 UltraScale架構(gòu)的突破包括： • 幾乎可以在晶片的任何位置戰(zhàn)略性地布置類似于ASIC的系統(tǒng)時(shí)鐘，從而將時(shí)鐘歪斜降低達(dá)50% • 系統(tǒng)架構(gòu)中有大量并行總線，無需再使用會(huì)造成時(shí)延的流水線，從而可提高系統(tǒng)速度和容量 • 甚至在要求資源利用率達(dá)到90%及以上的系統(tǒng)中，也能消除潛在的時(shí)序收斂問題和互連瓶頸 • 可憑借3D IC集成能力構(gòu)建更大型器件，并在工藝技術(shù)方面領(lǐng)先當(dāng)前行業(yè)標(biāo)準(zhǔn)整整一代 • 能在更低的系統(tǒng)功耗預(yù)算范圍內(nèi)顯著提高系統(tǒng)性能，包括多Gb串行收發(fā)器、I/O以及存儲(chǔ)器帶寬 • 顯著增強(qiáng)DSP與包處理性能 賽靈思UltraScale架構(gòu)為超大容量解決方案設(shè)計(jì)人員開啟了一個(gè)全新的領(lǐng)域。
標(biāo)簽： UltraScale Xilinx 架構(gòu)
上傳時(shí)間： 2013-12-23
上傳用戶：小儒尼尼奧
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
