摘要：論述了利用FPGA的系統(tǒng)級設計工具DSP builder開發(fā)DDS函數(shù)發(fā)生器的總體設計思路，討論了改變輸出信號頻率、幅度、相位的設計方法。系統(tǒng)基于Ahera公司的Cyclone系列FPGA，配合Silicon Labs公司高性能C8051F340單片機實現(xiàn)，給出了系統(tǒng)的軟件仿真結果并完成了整個系統(tǒng)的硬件驗證。結果證明了設計的正確性，同時表明采用DSPBuilder使DDS任意函數(shù)發(fā)生器的FPGA硬件實現(xiàn)更加簡單，速度更快。
標簽：
fpga
dds
函數(shù)發(fā)生器
上傳時間：
2022-07-11
上傳用戶：
