<li id="wagyq"></li> 如果你是學習DSP控制的那這兒就有個例子
上傳時間： 2013-10-18
上傳用戶：wdq1111
為了提高稀土超磁致伸縮換能器驅動電源的效率以及實用性，采用DSP器件TMS320F2812作為主控芯片，結合混合脈寬調制方法實現SPWM波形。采用半橋型逆變電路實現SPWM的功率放大，并對隔離驅動電路、反饋電路和濾波匹配電路進行合理而有效的設計，保證了換能器的輸出效能。同時使用電流控制頻率的方法實現諧振頻率的自動跟蹤。實驗證明，該驅動電路輸出頻率穩定，波形失真度低，且能量轉換效率較高。
上傳時間： 2013-10-30
上傳用戶：yueguizhilin
針對TI公司最新發布的TMS320C6678 DSP設計出一種實用有效的電源。采用統一的12 V電源供電，制作出滿足電壓幅值要求與時序要求的開關電源。該設計主要由各類電源轉換電路組成，并通過使用Fusion Digital Power Designer軟件對電源芯片進行編程。仿真結果表明，該電源工作穩定，各方面的參數均符合要求。
上傳時間： 2013-10-12
上傳用戶：asdstation
為了實現網側風電變流器的控制目標，提出了一種基于DSP的網側風力發電變流器控制板的設計方案，并完成系統的軟硬件設計。該控制板的硬件部分主要是基于主控芯片TMS320LF2407A，軟件部分采用C語言進行編程，能夠完成模擬信號的采樣、處理、輸出。實際試驗表明，該控制板具有控制準確，反應迅速的特點，達到設計要求。
上傳時間： 2013-11-06
上傳用戶：2218870695
通過上位機（PC機）來對電流、轉速進行數值設置，DSP作為下位機來接受參數并且實時進行檢測，根據模糊PID控制算法對數據進行調整和處理，達到實時的處理效果，并且上位機采用VC++進行編程，友好的人機界面，操作方便簡單。整個控制系統性能高，而且易于控制算法的實現。
上傳時間： 2014-12-24
上傳用戶：yyq123456789
描述了三相電壓源型PWM整流器的工作原理，基于整流器網側電流矢量推導出同步旋轉坐標系下系統的數學模型，給出了一種電流前饋解耦控制算法。同時詳細介紹了基于電流前饋解耦的PWM整流器雙環控制系統設計方法。并且應用TMS320LF2407A建立了PWM整流器的DSP數字化實驗系統。實驗結果表明，該整流器能獲得單位功率因數的正弦輸入電流、穩定的直流輸出電壓和快速的動態響應。
上傳時間： 2013-10-11
上傳用戶：asdfasdfd
DSP的使用正呈爆炸式發展。OFDM、GPS相關器、FFT、FIR濾波器或H.264之類計算密集型算法在從移動電話到汽車的各種應用中都很常見。設計人員實現DSP有三種選擇：他們可以使用DSP處理器、FPGA或掩膜ASIC。ASIC具有最高的吞吐量、最低的功耗和最低的成本，但其極大的NRE和較長研制周期使其對許多設計而言并不適用。定制ASIC的研制周期可達一年之久，比最終產品的使用壽命都長。FPGA已占居較大的市場份額，因為其能提供比DSP處理器更好的吞吐量，而且沒有ASIC的極大NRE和較長研制周期。 因此，常常將基于ARM的MCU和FPGA結合使用來實現這些設計，其中FPGA實現設計的DSP部分。然而，FPGA也有其自身的不足--最突出的是功耗很高(靜態功耗接近2W)，且性能比ASIC慢。FPGA時鐘用于邏輯執行時通常限制為50MHz，而ASIC可以400MHz或更高頻率執行邏輯。其他缺點還包括在IP載入基于SRAM的FPGA時安全性還不夠理想，成本也較高。盡管FPGA成本已迅速降低，但價格通常在10,000片左右就不再下降，因此仍比較昂貴。 新型可定制Atmel處理器（CAP）MCU具有的門密度、單元成本、性能和功耗接近基于單元的ASIC，而NRE較低且開發時間較快。與基于ARM的非可定制標準產品MCU一樣，不需要單獨的ARM許可。 可定制MCU利用新型金屬可編程單元結構（MPCF）ASIC技術，其門密度介于170K門/mm2與210K門/mm2之間，與基于單元的ASIC相當。例如，實現D觸發器（DFF）的MPCF單元與標準的單元DFF都使用130nm的工藝，所用面積差不多相同。
上傳時間： 2013-10-29
上傳用戶：xymbian
dsPIC30F數字信號控制器單片機和DSP領域的最佳選擇 什么是數字信號控制器 數字信號控制器（DSC）是單片機嵌入式控制器，它輕松集成了單片機（MCU）的控制功能以及數字信號處理器（DSP）的計算功能和數據吞吐能力。
上傳時間： 2013-12-23
上傳用戶：小儒尼尼奧
Virtex-5, Spartan-DSP FPGAs Application Note This application note demonstrates how efficient implementations of Digital Up Converters(DUC) and Digital Down Converters (DDC) can be done by leveraging the Xilinx DSP IPportfolio for increased productivity and reduced time to development. Step-by-step instruction is given on how to perform system-level trade off analysis and develop the most efficient FPGA implementation, thus allowing engineers a flexible, low-cost and low-power alternative to ASSP technologies.
標簽： Spartan-DSP Virtex FPGAs Ap
上傳時間： 2013-10-23
上傳用戶：raron1989
當今集成電路設計已經進入 SOC 時代，于是各公司針對自己的設計需求挑選一款性價比較高的處理器作為內核是一件非常重要的事情。下面將介紹一款集成了DSP 和MCU 功能的處理器ZSP neo 。ZSP neo 是一類新型的處理器，它在一個的內核中集成了DSP 和MCU 的功能。對于那些需要比現有8 位微控制器更高的控制處理性能，而又無需32 位微控制器的對成本敏感的應用來說，ZSP neo 是一個理想的選擇。ZSP neo 針對其性能要求采用了相應的架構：·采用基于 RISC 的架構：處理器具有靜態分支預測功能；所以程序員設計程序時無需考慮跳轉延時。·采用了 Load-Store 架構：處理器對存儲器的操作使用 load 和store 指令；操作不直接發生在存儲器中。所有其他指令均為寄存器-寄存器操作；使用寄存器節省了存儲器帶寬。采用多種load/store 指令，這樣優化了存儲器操作；同時支持32 位和16 位的數據操作。處理器允許前推的靈活架構；功能單元的結果能夠在下個周期無條件地被其他功能單元使用。
上傳時間： 2013-10-19
上傳用戶：奔跑的雪糕
