如果你是學(xué)習(xí)DSP控制的那這兒就有個(gè)例子
標(biāo)簽： DC-DC DSP 數(shù)控 開關(guān)電源
上傳時(shí)間： 2013-10-18
上傳用戶：wdq1111
為了提高稀土超磁致伸縮換能器驅(qū)動(dòng)電源的效率以及實(shí)用性，采用DSP器件TMS320F2812作為主控芯片，結(jié)合混合脈寬調(diào)制方法實(shí)現(xiàn)SPWM波形。采用半橋型逆變電路實(shí)現(xiàn)SPWM的功率放大，并對(duì)隔離驅(qū)動(dòng)電路、反饋電路和濾波匹配電路進(jìn)行合理而有效的設(shè)計(jì)，保證了換能器的輸出效能。同時(shí)使用電流控制頻率的方法實(shí)現(xiàn)諧振頻率的自動(dòng)跟蹤。實(shí)驗(yàn)證明，該驅(qū)動(dòng)電路輸出頻率穩(wěn)定，波形失真度低，且能量轉(zhuǎn)換效率較高。
標(biāo)簽： DSP 磁致伸縮 換能器 電源設(shè)計(jì)
上傳時(shí)間： 2013-10-30
上傳用戶：yueguizhilin
針對(duì)TI公司最新發(fā)布的TMS320C6678 DSP設(shè)計(jì)出一種實(shí)用有效的電源。采用統(tǒng)一的12 V電源供電，制作出滿足電壓幅值要求與時(shí)序要求的開關(guān)電源。該設(shè)計(jì)主要由各類電源轉(zhuǎn)換電路組成，并通過(guò)使用Fusion Digital Power Designer軟件對(duì)電源芯片進(jìn)行編程。仿真結(jié)果表明，該電源工作穩(wěn)定，各方面的參數(shù)均符合要求。
上傳時(shí)間： 2013-10-12
上傳用戶：asdstation
為了實(shí)現(xiàn)網(wǎng)側(cè)風(fēng)電變流器的控制目標(biāo)，提出了一種基于DSP的網(wǎng)側(cè)風(fēng)力發(fā)電變流器控制板的設(shè)計(jì)方案，并完成系統(tǒng)的軟硬件設(shè)計(jì)。該控制板的硬件部分主要是基于主控芯片TMS320LF2407A，軟件部分采用C語(yǔ)言進(jìn)行編程，能夠完成模擬信號(hào)的采樣、處理、輸出。實(shí)際試驗(yàn)表明，該控制板具有控制準(zhǔn)確，反應(yīng)迅速的特點(diǎn)，達(dá)到設(shè)計(jì)要求。
標(biāo)簽： DSP 風(fēng)電 變流器 控制板
上傳時(shí)間： 2013-11-06
上傳用戶：2218870695
通過(guò)上位機(jī)（PC機(jī)）來(lái)對(duì)電流、轉(zhuǎn)速進(jìn)行數(shù)值設(shè)置，DSP作為下位機(jī)來(lái)接受參數(shù)并且實(shí)時(shí)進(jìn)行檢測(cè)，根據(jù)模糊PID控制算法對(duì)數(shù)據(jù)進(jìn)行調(diào)整和處理，達(dá)到實(shí)時(shí)的處理效果，并且上位機(jī)采用VC++進(jìn)行編程，友好的人機(jī)界面，操作方便簡(jiǎn)單。整個(gè)控制系統(tǒng)性能高，而且易于控制算法的實(shí)現(xiàn)。
標(biāo)簽： DSP 無(wú)刷直流電動(dòng)機(jī) 控制系統(tǒng)
上傳時(shí)間： 2014-12-24
上傳用戶：yyq123456789
描述了三相電壓源型PWM整流器的工作原理，基于整流器網(wǎng)側(cè)電流矢量推導(dǎo)出同步旋轉(zhuǎn)坐標(biāo)系下系統(tǒng)的數(shù)學(xué)模型，給出了一種電流前饋解耦控制算法。同時(shí)詳細(xì)介紹了基于電流前饋解耦的PWM整流器雙環(huán)控制系統(tǒng)設(shè)計(jì)方法。并且應(yīng)用TMS320LF2407A建立了PWM整流器的DSP數(shù)字化實(shí)驗(yàn)系統(tǒng)。實(shí)驗(yàn)結(jié)果表明，該整流器能獲得單位功率因數(shù)的正弦輸入電流、穩(wěn)定的直流輸出電壓和快速的動(dòng)態(tài)響應(yīng)。
上傳時(shí)間： 2013-10-11
上傳用戶：asdfasdfd
DSP的使用正呈爆炸式發(fā)展。OFDM、GPS相關(guān)器、FFT、FIR濾波器或H.264之類計(jì)算密集型算法在從移動(dòng)電話到汽車的各種應(yīng)用中都很常見。設(shè)計(jì)人員實(shí)現(xiàn)DSP有三種選擇：他們可以使用DSP處理器、FPGA或掩膜ASIC。ASIC具有最高的吞吐量、最低的功耗和最低的成本，但其極大的NRE和較長(zhǎng)研制周期使其對(duì)許多設(shè)計(jì)而言并不適用。定制ASIC的研制周期可達(dá)一年之久，比最終產(chǎn)品的使用壽命都長(zhǎng)。FPGA已占居較大的市場(chǎng)份額，因?yàn)槠淠芴峁┍菵SP處理器更好的吞吐量，而且沒有ASIC的極大NRE和較長(zhǎng)研制周期。 因此，常常將基于ARM的MCU和FPGA結(jié)合使用來(lái)實(shí)現(xiàn)這些設(shè)計(jì)，其中FPGA實(shí)現(xiàn)設(shè)計(jì)的DSP部分。然而，F(xiàn)PGA也有其自身的不足--最突出的是功耗很高(靜態(tài)功耗接近2W)，且性能比ASIC慢。FPGA時(shí)鐘用于邏輯執(zhí)行時(shí)通常限制為50MHz，而ASIC可以400MHz或更高頻率執(zhí)行邏輯。其他缺點(diǎn)還包括在IP載入基于SRAM的FPGA時(shí)安全性還不夠理想，成本也較高。盡管FPGA成本已迅速降低，但價(jià)格通常在10,000片左右就不再下降，因此仍比較昂貴。 新型可定制Atmel處理器（CAP）MCU具有的門密度、單元成本、性能和功耗接近基于單元的ASIC，而NRE較低且開發(fā)時(shí)間較快。與基于ARM的非可定制標(biāo)準(zhǔn)產(chǎn)品MCU一樣，不需要單獨(dú)的ARM許可。 可定制MCU利用新型金屬可編程單元結(jié)構(gòu)（MPCF）ASIC技術(shù)，其門密度介于170K門/mm2與210K門/mm2之間，與基于單元的ASIC相當(dāng)。例如，實(shí)現(xiàn)D觸發(fā)器（DFF）的MPCF單元與標(biāo)準(zhǔn)的單元DFF都使用130nm的工藝，所用面積差不多相同。
上傳時(shí)間： 2013-10-29
上傳用戶：xymbian
dsPIC30F數(shù)字信號(hào)控制器單片機(jī)和DSP領(lǐng)域的最佳選擇 什么是數(shù)字信號(hào)控制器 數(shù)字信號(hào)控制器（DSC）是單片機(jī)嵌入式控制器，它輕松集成了單片機(jī)（MCU）的控制功能以及數(shù)字信號(hào)處理器（DSP）的計(jì)算功能和數(shù)據(jù)吞吐能力。
上傳時(shí)間： 2013-12-23
上傳用戶：小儒尼尼奧
Virtex-5, Spartan-DSP FPGAs Application Note This application note demonstrates how efficient implementations of Digital Up Converters(DUC) and Digital Down Converters (DDC) can be done by leveraging the Xilinx DSP IPportfolio for increased productivity and reduced time to development. Step-by-step instruction is given on how to perform system-level trade off analysis and develop the most efficient FPGA implementation, thus allowing engineers a flexible, low-cost and low-power alternative to ASSP technologies.
標(biāo)簽： Spartan-DSP Virtex FPGAs Ap
上傳時(shí)間： 2013-10-23
上傳用戶：raron1989
當(dāng)今集成電路設(shè)計(jì)已經(jīng)進(jìn)入 SOC 時(shí)代，于是各公司針對(duì)自己的設(shè)計(jì)需求挑選一款性價(jià)比較高的處理器作為內(nèi)核是一件非常重要的事情。下面將介紹一款集成了DSP 和MCU 功能的處理器ZSP neo 。ZSP neo 是一類新型的處理器，它在一個(gè)的內(nèi)核中集成了DSP 和MCU 的功能。對(duì)于那些需要比現(xiàn)有8 位微控制器更高的控制處理性能，而又無(wú)需32 位微控制器的對(duì)成本敏感的應(yīng)用來(lái)說(shuō)，ZSP neo 是一個(gè)理想的選擇。ZSP neo 針對(duì)其性能要求采用了相應(yīng)的架構(gòu)：·采用基于 RISC 的架構(gòu)：處理器具有靜態(tài)分支預(yù)測(cè)功能；所以程序員設(shè)計(jì)程序時(shí)無(wú)需考慮跳轉(zhuǎn)延時(shí)。·采用了 Load-Store 架構(gòu)：處理器對(duì)存儲(chǔ)器的操作使用 load 和store 指令；操作不直接發(fā)生在存儲(chǔ)器中。所有其他指令均為寄存器-寄存器操作；使用寄存器節(jié)省了存儲(chǔ)器帶寬。采用多種load/store 指令，這樣優(yōu)化了存儲(chǔ)器操作；同時(shí)支持32 位和16 位的數(shù)據(jù)操作。處理器允許前推的靈活架構(gòu)；功能單元的結(jié)果能夠在下個(gè)周期無(wú)條件地被其他功能單元使用。
上傳時(shí)間： 2013-10-19
上傳用戶：奔跑的雪糕
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
