亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

FPGA用于160Gbs高速光纖通信系統(tǒng)中PMD補(bǔ)償?shù)难芯?/a>

標(biāo)簽： FPGA 160 Gbs PMD

上傳時(shí)間： 2013-04-24

上傳用戶：suxuan110425

無(wú)線電中自適應(yīng)調(diào)制解調(diào)器的FPGA實(shí)現(xiàn)

隨著無(wú)線通信技術(shù)的不斷發(fā)展，人們對(duì)移動(dòng)通信及寬帶無(wú)線接入業(yè)務(wù)需求的不斷增長(zhǎng)，無(wú)線頻譜資源顯得日益匱乏。因此，如何提高頻譜利用率，一直以來(lái)就是無(wú)線通信領(lǐng)域研究的主要任務(wù)。認(rèn)知無(wú)線電的提出成為當(dāng)下解決頻譜資源稀缺的一個(gè)有效方法。而認(rèn)知無(wú)線電的特性要求認(rèn)知無(wú)線系統(tǒng)必須具備一個(gè)可重構(gòu)的自適應(yīng)調(diào)制解調(diào)器。因此，對(duì)于認(rèn)知無(wú)線電平臺(tái)中自適應(yīng)可重構(gòu)調(diào)制解調(diào)器的深入研究具有重大的意義。 　　 軟件無(wú)線電是實(shí)現(xiàn)認(rèn)知無(wú)線電的理想平臺(tái)。本文首先闡述了軟件無(wú)線電的基本工作原理及關(guān)鍵技術(shù)，對(duì)多速率信號(hào)處理中的內(nèi)插和抽取、帶通采樣、數(shù)字下變頻、濾波等技術(shù)進(jìn)行了分析與探討，為設(shè)計(jì)自適應(yīng)可重構(gòu)調(diào)制解調(diào)器的設(shè)計(jì)提供了理論基礎(chǔ)。然后介紹了認(rèn)知無(wú)線電系統(tǒng)的構(gòu)成和基本工作方式，接著重點(diǎn)研究了其中通信模塊的FPGA實(shí)現(xiàn)。在通信模塊的實(shí)現(xiàn)中，研究了基于認(rèn)知無(wú)線電的BPSK、π/4 DQPSK、8PSK及16QAM調(diào)制解調(diào)技術(shù)，簡(jiǎn)要論述了他們的基本概念和原理，并給出了設(shè)計(jì)方案。接著按信號(hào)流程逐一介紹了各個(gè)功能模塊在DSP+FPGA硬件平臺(tái)上的實(shí)現(xiàn)，并對(duì)得到的數(shù)據(jù)進(jìn)行了分析，給出了性能測(cè)試結(jié)果。在此基礎(chǔ)上，結(jié)合認(rèn)知無(wú)線電系統(tǒng)的要求，提出了可變調(diào)制方式，可變傳輸帶寬的自適應(yīng)可重構(gòu)調(diào)制解調(diào)器的設(shè)計(jì)方案，并對(duì)其中一些關(guān)鍵模塊的硬件實(shí)現(xiàn)給出了分析，同時(shí)給出了收端波特率識(shí)別的策略。最后，論文提出了一些新的自適應(yīng)技術(shù)，如波特率估計(jì)、信噪比估計(jì)等，并給出了應(yīng)用這些技術(shù)的自適應(yīng)調(diào)制解調(diào)器的改進(jìn)方案。

標(biāo)簽： FPGA 無(wú)線 調(diào)制解調(diào)器

上傳時(shí)間： 2013-06-17

上傳用戶：alan-ee

DSP-fpga實(shí)時(shí)信號(hào)處理系統(tǒng)的實(shí)現(xiàn)說(shuō)明

ＤＳＰ——ＦＰＧＡ實(shí)時(shí)信號(hào)處理系統(tǒng)的實(shí)現(xiàn)說(shuō)明

標(biāo)簽： DSP-fpga 實(shí)時(shí)信號(hào) 處理系統(tǒng)

上傳時(shí)間： 2013-08-15

上傳用戶：

基于DSP的全數(shù)字電氣傳動(dòng)控制板的研制,以傳動(dòng)系統(tǒng)中起核心作用的調(diào)速裝置為研究對(duì)象

基于DSP的全數(shù)字電氣傳動(dòng)控制板的研制,以傳動(dòng)系統(tǒng)中起核心作用的調(diào)速裝置為研究對(duì)象，背景是國(guó)家863計(jì)劃的攻關(guān)項(xiàng)目。論文的目的有兩個(gè)：一是實(shí)現(xiàn)數(shù)字調(diào)速裝置的國(guó)有化，二是研制具有自主知識(shí)產(chǎn)權(quán)的調(diào)速控制板。 論文通過(guò)學(xué)習(xí)和借鑒國(guó)外產(chǎn)品先進(jìn)的設(shè)計(jì)理念和國(guó)內(nèi)現(xiàn)有的優(yōu)秀成果，提出了設(shè)計(jì)數(shù)字平臺(tái)的方案，實(shí)現(xiàn)控制裝置的數(shù)字化、通用化。通過(guò)構(gòu)建數(shù)字化平臺(tái)，達(dá)到一板多用的目的，使一塊控制板在硬件不加改動(dòng)或稍加改動(dòng)的情況下，通過(guò)對(duì)軟件進(jìn)行改動(dòng)即可應(yīng)用于交、直流調(diào)速，無(wú)功補(bǔ)償?shù)确矫妫瑫r(shí)實(shí)現(xiàn)控制的實(shí)時(shí)性、可靠性。在硬件設(shè)計(jì)中提出了DSP+ASIC結(jié)構(gòu)，即DSP+FPGA的實(shí)時(shí)信號(hào)處理系統(tǒng)，為實(shí)現(xiàn)系統(tǒng)的實(shí)時(shí)響應(yīng)奠定了硬件基礎(chǔ)。

標(biāo)簽： DSP 全數(shù)字 傳動(dòng)系統(tǒng) 電氣傳動(dòng)

上傳時(shí)間： 2015-09-04

上傳用戶：sqq

基于FPGA的CCD工業(yè)相機(jī)的研究與開發(fā)

機(jī)器視覺(jué)系統(tǒng)應(yīng)用日益廣泛，工業(yè)相機(jī)（機(jī)器視覺(jué)系統(tǒng)的“眼睛”）作為整個(gè)系統(tǒng)中處于核心的部件，要求有較高的圖像質(zhì)量和較高的傳輸速度，然而成本也相應(yīng)的增加。目前嵌入式機(jī)器視覺(jué)控制器大都是留有標(biāo)準(zhǔn)數(shù)據(jù)協(xié)議接口。在這樣的控制器系統(tǒng)上構(gòu)建機(jī)器視覺(jué)系統(tǒng)，需要購(gòu)買昂貴的標(biāo)準(zhǔn)接口CCD相機(jī)，提高了機(jī)器視覺(jué)系統(tǒng)構(gòu)建的成本。由此可見，減少相機(jī)成本是減少整個(gè)機(jī)器視覺(jué)控制系統(tǒng)成本的一個(gè)有效途徑.本課題研發(fā)了一款適用于嵌入式機(jī)器視覺(jué)測(cè)控一體機(jī)的CCD工業(yè)相機(jī)，相機(jī)與控制器之間的接口沒(méi)有采用標(biāo)準(zhǔn)的工業(yè)總線協(xié)議，而是設(shè)計(jì)了一種自定義并口協(xié)議，充分的將CCD相機(jī)與控制器融合于一體，節(jié)約了購(gòu)買標(biāo)準(zhǔn)接口CCD相機(jī)的成本。本課題設(shè)計(jì)難點(diǎn)是：（1）理解復(fù)雜的CCD時(shí)序，并配置AD9929以產(chǎn)生CCD驅(qū)動(dòng)時(shí)序；（2）實(shí)現(xiàn)數(shù)據(jù)高速捕捉并能夠保證圖像顯示質(zhì)量。本課題設(shè)計(jì)主要有兩個(gè)部分組成：CCD驅(qū)動(dòng)電路的設(shè)計(jì)和高速CCD圖像捕捉.CCD驅(qū)動(dòng)電路采用專用的CCD驅(qū)動(dòng)信號(hào)處理芯片AD9929，這樣簡(jiǎn)化了CCD信號(hào)模擬前端設(shè)計(jì)，提高了設(shè)計(jì)的穩(wěn)定性。高速CCD數(shù)據(jù)捕捉的實(shí)現(xiàn)采用的是DSP+FPGA架構(gòu)，有三部分組成：FPGA的模塊設(shè)計(jì)、DSP的PDT方式數(shù)據(jù)傳輸和基于DNK的以太網(wǎng)設(shè)計(jì)。其中，F(xiàn)PGA模塊設(shè)計(jì)主要實(shí)現(xiàn)以下功能：（1）作為后續(xù)數(shù)據(jù)傳輸?shù)木彌_區(qū)：（2）作為DSP的外設(shè)控制CCD圖像數(shù)據(jù)采集與DSP PDT傳輸同步.DSP相關(guān)設(shè)計(jì)主要是實(shí)現(xiàn)圖像數(shù)據(jù)的存儲(chǔ)，與上位機(jī)通信以及在上位機(jī)上圖像顯示。測(cè)試結(jié)果表明，該相機(jī)圖像清晰度高，傳輸速快，達(dá)到了預(yù)期的結(jié)果，成功的將CCD相機(jī)融入了嵌入式機(jī)器視覺(jué)測(cè)控一體機(jī)中.

標(biāo)簽： fpga ccd 工業(yè)相機(jī)

上傳時(shí)間： 2022-06-23

上傳用戶：

基于DSPFPGA的1553B總線接口通訊模塊的研究和應(yīng)用.rar

隨著我國(guó)國(guó)防現(xiàn)代化建設(shè)進(jìn)程的不斷深化，MIL-STD-1553B標(biāo)準(zhǔn)總線已經(jīng)廣泛應(yīng)用于各種軍事應(yīng)用領(lǐng)域。MIL-STD-1553B標(biāo)準(zhǔn)總線是我國(guó)上世紀(jì)八十年代引進(jìn)的一種現(xiàn)代化通訊總線，國(guó)內(nèi)稱為GJB289A-97。該總線技術(shù)以其高穩(wěn)定性和使用靈活等特點(diǎn)成為現(xiàn)代航空電子綜合系統(tǒng)所廣泛采用的通訊總線技術(shù)。 1553B總線接口模塊作為總線通訊的基本單元，其性能成為影響航電綜合系統(tǒng)整體性能的一個(gè)關(guān)鍵因素。目前國(guó)內(nèi)關(guān)于1553B總線通訊模塊的對(duì)外接口類型較多，而基于嵌入式處理芯片的接口設(shè)計(jì)并不多見。嵌入式設(shè)備具有體積小、重量輕、實(shí)時(shí)性強(qiáng)、功耗小、穩(wěn)定性好以及接口方便等優(yōu)點(diǎn)。 基于以上考慮，論文中提出了以DSP+FPGA為平臺(tái)實(shí)現(xiàn)MIL-STD-1553B總線的收發(fā)控制，通過(guò)收發(fā)控制器和變壓器實(shí)現(xiàn)MIL-STD-1553B總線的電氣連接。根據(jù)項(xiàng)目需求，設(shè)計(jì)分為硬件和軟件兩部分完成。在對(duì)MIL-STD-1553B總線協(xié)議進(jìn)行詳細(xì)研究后提出了總體設(shè)計(jì)方案原理圖。再根據(jù)方案需求設(shè)計(jì)各功能模塊。使用硬件描述語(yǔ)言VHDL對(duì)各功能模塊進(jìn)行邏輯和行為描述，最終實(shí)現(xiàn)在FPGA中，使其能夠完成1553B數(shù)據(jù)碼的接受、發(fā)送、轉(zhuǎn)換和與處理器的信息交換等功能。DSP部分采用的是TI公司的TMS320F2812，使用C語(yǔ)言進(jìn)行軟件的編譯，使其實(shí)現(xiàn)總體控制和通訊的調(diào)度等功能。 該方案經(jīng)過(guò)實(shí)際參與1553B總線通訊系統(tǒng)驗(yàn)證實(shí)驗(yàn)，證明各項(xiàng)技術(shù)指標(biāo)均達(dá)到預(yù)定的目標(biāo)，可以投入實(shí)際應(yīng)用。

標(biāo)簽： DSPFPGA 1553B 總線接口

上傳時(shí)間： 2013-04-24

上傳用戶：671145514

基于DSPFPGA的圖像處理電路板硬件設(shè)計(jì).rar

波前處理機(jī)是自適應(yīng)光學(xué)系統(tǒng)中實(shí)時(shí)信號(hào)處理和運(yùn)算的核心，隨著自適應(yīng)光學(xué)系統(tǒng)得發(fā)展，波前傳感器的采樣頻率越來(lái)越高，這就要求波前處理機(jī)必須有更強(qiáng)的數(shù)據(jù)處理能力以保證系統(tǒng)的實(shí)時(shí)性。在整個(gè)波前處理機(jī)的工作流程中，對(duì)CCD傳來(lái)的實(shí)時(shí)圖像數(shù)據(jù)進(jìn)行實(shí)時(shí)處理是第一步，也是十分重要的一步。如果不能保證圖像處理的實(shí)時(shí)性，那么后續(xù)的處理過(guò)程都無(wú)從談起。因此，研制高性能的圖像處理平臺(tái)，對(duì)波前處理機(jī)性能的提高具有十分重要的意義。 論文介紹了本研究課題的背景以及國(guó)內(nèi)外圖像處理技術(shù)的應(yīng)用和發(fā)展?fàn)顩r，接著介紹了傳統(tǒng)的專用和通用圖像處理系統(tǒng)的結(jié)構(gòu)、特點(diǎn)和模型，并通過(guò)分析DSP芯片以及DSP系統(tǒng)的特點(diǎn)，提出了基于DSP和FPGA芯片的實(shí)時(shí)圖像處理系統(tǒng)。該系統(tǒng)不同于傳統(tǒng)基于PC機(jī)模式的圖像處理系統(tǒng)，發(fā)揮了DSP和FPGA兩者的優(yōu)勢(shì)，能更好地提高圖像處理系統(tǒng)實(shí)時(shí)性能，同時(shí)也最大可能地降低成本。 論文根據(jù)圖像處理系統(tǒng)的設(shè)計(jì)目的、應(yīng)用需求確定了器件的選型。介紹了主要的器件，接著從系統(tǒng)架構(gòu)、邏輯結(jié)構(gòu)、硬件各功能模塊組成等方面詳細(xì)介紹了DSP+FPGA圖像處理系統(tǒng)硬件設(shè)計(jì)，并分析了包括各種參數(shù)指標(biāo)選擇、連接方式在內(nèi)的具體設(shè)計(jì)方法以及應(yīng)該注意的問(wèn)題。 論文在闡述傳輸線理論的基礎(chǔ)上，在制作PCB電路板的過(guò)程中，針對(duì)高速電路設(shè)計(jì)中易出現(xiàn)的問(wèn)題，詳細(xì)分析了高速PCB設(shè)計(jì)中的信號(hào)完整性問(wèn)題，包括反射、串?dāng)_等，說(shuō)明了高速PCB的信號(hào)完整性、電源完整性和電磁兼容性問(wèn)題及其解決方法，進(jìn)行了一定的理論和技術(shù)探討和研究。 論文還介紹了基于FPGA的邏輯設(shè)計(jì)，包括了圖像采集模塊的工作原理、設(shè)計(jì)方案和SDRAM控制器的設(shè)計(jì)，介紹了SDRAM的基本操作和工作時(shí)序，重點(diǎn)闡述系統(tǒng)中可編程器件內(nèi)部模塊化SDRAM控制器的設(shè)計(jì)及仿真結(jié)果。 論文最后描述了硬件系統(tǒng)的測(cè)試及調(diào)試流程，并給出了部分的調(diào)試結(jié)果。 該系統(tǒng)主要優(yōu)點(diǎn)有：實(shí)時(shí)性、高速性。硬件設(shè)計(jì)的執(zhí)行速度，在高速DSP和FPGA中實(shí)現(xiàn)信號(hào)處理算法程序，保證了系統(tǒng)實(shí)時(shí)性的實(shí)現(xiàn)；性價(jià)比高。自行研究設(shè)計(jì)的電路及硬件系統(tǒng)比較好的解決了高速實(shí)時(shí)圖像處理的需求。

標(biāo)簽： DSPFPGA 圖像處理 電路板

上傳時(shí)間： 2013-05-30

上傳用戶：fxf126@126.com

基于DSPFPGA的圖像識(shí)別系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn).rar

近年來(lái)，圖像處理與識(shí)別技術(shù)得到了迅速的發(fā)展。人們已經(jīng)充分認(rèn)識(shí)到圖像處理和識(shí)別技術(shù)是認(rèn)識(shí)世界、改造世界的重要手段。目前，圖像識(shí)別技術(shù)已應(yīng)用到很多領(lǐng)域，滲入到各行各業(yè)，在醫(yī)學(xué)、公安、交通、工業(yè)等領(lǐng)域具有廣闊的應(yīng)用前景。 這篇論文介紹了一種基于DSP＋FPGA構(gòu)架的實(shí)時(shí)圖像識(shí)別系統(tǒng)。DSP作為圖像識(shí)別模塊的核心，負(fù)責(zé)圖像識(shí)別算法的實(shí)現(xiàn)；FPGA作為圖像采集模塊的核心，負(fù)責(zé)圖像的采集，并且完成預(yù)處理工作。圖像識(shí)別算法的運(yùn)算量大，并且控制復(fù)雜，對(duì)系統(tǒng)的性能要求很高。DSP的特殊結(jié)構(gòu)和優(yōu)良性能很好地滿足了系統(tǒng)的需要，而FPGA的高速性和靈活性也保證了系統(tǒng)實(shí)時(shí)性，并且簡(jiǎn)化了外圍電路，減少了系統(tǒng)設(shè)計(jì)難度。 系統(tǒng)使用模板匹配和神經(jīng)網(wǎng)絡(luò)算法對(duì)數(shù)字0～9進(jìn)行識(shí)別。模板匹配一般適用于識(shí)別規(guī)范化的數(shù)字、字符等小型字符集（特別是同一字體的字符集）。由于結(jié)構(gòu)比較簡(jiǎn)單，系統(tǒng)處理能力強(qiáng)，模板匹配的識(shí)別速度快并且識(shí)別率高，取得很好的效果。神經(jīng)網(wǎng)絡(luò)所具有的分布式存儲(chǔ)、高容錯(cuò)性、自組織和自學(xué)習(xí)功能，使其對(duì)圖像識(shí)別問(wèn)題顯示出極大的優(yōu)越性。 研究表明，在DSP+FPGA的構(gòu)架上實(shí)現(xiàn)的圖像識(shí)別系統(tǒng)，具有結(jié)構(gòu)靈活、通用性強(qiáng)的特點(diǎn)，適用于模塊化設(shè)計(jì)，有利于提高算法的效率。系統(tǒng)可以充分發(fā)揮和結(jié)合DSP和FPGA的優(yōu)勢(shì)，準(zhǔn)確快速地實(shí)現(xiàn)圖像識(shí)別。通過(guò)軟、硬件的靈活組合，系統(tǒng)可以實(shí)現(xiàn)圖像處理大部分的相關(guān)功能，使之能夠運(yùn)用到工業(yè)視覺(jué)檢測(cè)、汽車牌照識(shí)別等系統(tǒng)中。

標(biāo)簽： DSPFPGA 圖像識(shí)別 系統(tǒng)設(shè)計(jì)

上傳時(shí)間： 2013-06-18

上傳用戶：com1com2

基于DSPFPGA的CAN總線數(shù)據(jù)通信系統(tǒng)

CAN-bus(Corltroller Area Network)即控制器局域網(wǎng)，是國(guó)際上應(yīng)用最廣泛的現(xiàn)場(chǎng)總線之一。它是一種多主方式的串行通訊總線，在工業(yè)控制通訊方面擁有高位速率，高抗電磁干擾性，而且能夠檢測(cè)出產(chǎn)生的任何錯(cuò)誤。作為一種靈活，可靠的通訊系統(tǒng)，CAN總線已被廣泛運(yùn)用于各個(gè)工業(yè)控制現(xiàn)場(chǎng)。 基于FPGA+DSP的CAN總線通訊系統(tǒng)設(shè)計(jì)主要目標(biāo)是完成CAN總線的多節(jié)點(diǎn)可靠高速性傳輸，通過(guò)各節(jié)點(diǎn)之間的數(shù)據(jù)通信以及結(jié)點(diǎn)處理單元內(nèi)部對(duì)數(shù)據(jù)的處理實(shí)現(xiàn)整個(gè)通信系統(tǒng)間各個(gè)單元的協(xié)同工作。 本論文中的 CAN 總線通訊系統(tǒng)是完成紅外目標(biāo)探測(cè)系統(tǒng)和控制系統(tǒng)與圖像處理系統(tǒng)的實(shí)時(shí)通信，其硬件部分采用 DSP+FPGA 作為核心通訊處理單元，通過(guò)對(duì) DSP硬件編程和FPGA邏輯模塊的設(shè)計(jì)實(shí)現(xiàn)了在處理單元外部CAN總線多節(jié)點(diǎn)之間的信息可靠性傳輸以及處理單元內(nèi)部DSP和FPGA基于SPI的串行通信，從而完成了在FPGA中對(duì)CAN總線數(shù)據(jù)的處理和運(yùn)用。

標(biāo)簽： DSPFPGA CAN 總線 數(shù)據(jù)通信系統(tǒng)

上傳時(shí)間： 2013-05-23

上傳用戶：dyy618

基于DSPFPGA的H264AVC實(shí)時(shí)編碼器

H.264/AVC是ITU-T和ISO聯(lián)合推出的新標(biāo)準(zhǔn)，采用了近幾年視頻編碼方面的先進(jìn)技術(shù)，以較高編碼效率和網(wǎng)絡(luò)友好性成為新一代國(guó)際視頻編碼標(biāo)準(zhǔn)。 本文以實(shí)現(xiàn)D1格式的H.264/AVC實(shí)時(shí)編碼器為目標(biāo)，作者負(fù)責(zé)系統(tǒng)架構(gòu)設(shè)計(jì)，軟硬件劃分以及部分模塊的硬件算法設(shè)計(jì)與實(shí)現(xiàn)。通過(guò)對(duì)H.264/AVC編碼器中主要模塊的算法復(fù)雜度的評(píng)估，算法特點(diǎn)的分析，同時(shí)考慮到編碼器系統(tǒng)的可伸縮性，可擴(kuò)展性，本文采用了DSP+FPGA的系統(tǒng)架構(gòu)。DSP充當(dāng)核心處理器，而FPGA作為協(xié)處理器，針對(duì)編碼器中最復(fù)雜耗時(shí)的模塊一運(yùn)動(dòng)估計(jì)模塊，設(shè)計(jì)相應(yīng)的硬件加速引擎，以提供編碼器所需要的實(shí)時(shí)性能。 H.264/AVC仍基于以前視頻編碼標(biāo)準(zhǔn)的運(yùn)動(dòng)補(bǔ)償混合編碼方案，其中一個(gè)主要的不同在于幀間預(yù)測(cè)采用了可變塊尺寸的運(yùn)動(dòng)估計(jì)，同時(shí)運(yùn)動(dòng)向量精度提高到1/4像素。更小和更多形狀的塊分割模式的采用，以及更加精確的亞像素位置的預(yù)測(cè)，可以改善運(yùn)動(dòng)補(bǔ)償精度，提高圖像質(zhì)量和編碼效率，但同時(shí)也大大增加了編碼器的復(fù)雜度，因此需要設(shè)計(jì)專門的硬件加速引擎。 本文給出了1/4像素精度的運(yùn)動(dòng)估計(jì)基于FPGA的硬件算法設(shè)計(jì)與實(shí)現(xiàn)，包括整像素搜索，像素插值，亞像素(1/2，1/4)搜索以及多模式選擇(支持全部七種塊分割模式)。設(shè)計(jì)中，將多處理器技術(shù)和流水線技術(shù)相結(jié)合，提供高性能的并行計(jì)算能力，同時(shí)，采用合理的存儲(chǔ)器組織結(jié)構(gòu)以提供高數(shù)據(jù)吞吐量，滿足運(yùn)算的帶寬要求，并使編碼器具有較好的可伸縮性。最后，在Modelsim環(huán)境下建立測(cè)試平臺(tái)，完成了對(duì)整個(gè)設(shè)計(jì)的RTL級(jí)的仿真驗(yàn)證，并針對(duì)Altera公司的FPGA芯片stratixⅡ系列的EP2S60-4器件進(jìn)行優(yōu)化，從而使工作頻率最終達(dá)到134MHz，分析數(shù)據(jù)表明該模塊能夠滿足編碼器的實(shí)時(shí)性要求。

標(biāo)簽： DSPFPGA H264 264 AVC

上傳時(shí)間： 2013-07-24

上傳用戶：sn2080395