隨著我國國民經(jīng)濟的高速發(fā)展，國內(nèi)高速公路、城市道路、停車場建設(shè)越來越多，對交通控制、安全管理的要求也日益提高，智能交通系統(tǒng)( IntelligentTransportation Systems，簡稱ITS)已成為當(dāng)前交通管理發(fā)展的主要方向，而車牌識別系統(tǒng)(License Plate Recognition System，簡稱LPRS)技術(shù)作為智能交通系統(tǒng)的核心，起著舉足輕重的作用，可以被廣泛地應(yīng)用于高速公路自動收費(ElectronicToll Collection，簡稱ETC)、停車場安全管理、被盜車輛的追蹤、車流統(tǒng)計等。 目前，車牌識別系統(tǒng)大多都是基于PC平臺的，其優(yōu)勢是實現(xiàn)容易，但是成本高、實時性不強、穩(wěn)定性不高等缺點使其不能廣泛推廣。為了克服以上的缺點，且滿足識別速度和識別率的要求，本文在原有車牌識別硬件系統(tǒng)設(shè)計的基礎(chǔ)上做了一定的改進(原系統(tǒng)在圖像采集、接口通信、系統(tǒng)穩(wěn)定、脫機工作等方面存在一定問題)，與團隊成員一起設(shè)計出了新的車牌識別硬件系統(tǒng)，采用單DSP+FPGA和雙DSP+FPGA雙板子的方式來共同實現(xiàn)(本人負(fù)責(zé)單DSP+FPGA的原理圖和PCB繪制，另一成員負(fù)責(zé)雙DSP+FPGA的原理圖和PCB繪制)。 本文所涉及的該車牌硬件系統(tǒng)，主要工作由以下幾個部分組成： 1.團隊共同完成了新車牌識別系統(tǒng)的硬件設(shè)計，采用兩個板子實現(xiàn)。其中，本人負(fù)責(zé)單DSP+FPGA板子繪制。 2.團隊一起完成了整個系統(tǒng)的硬件電路調(diào)試。主要分為如下模塊進行調(diào)試：電源，DSP，F(xiàn)PGA，SAA7113H視頻解碼器，LCD液晶顯示和UART接口等。 3.負(fù)責(zé)完成了整個系統(tǒng)的DSP應(yīng)用程序設(shè)計。采用DSP/BIOS操作系統(tǒng)來構(gòu)建系統(tǒng)的框架，添加了多個任務(wù)對象進行管理系統(tǒng)的調(diào)度；用CSL編寫了DSP上的底層驅(qū)動：完成了車牌識別算法在DSP上的移植與優(yōu)化。 4.參與完成了部分FPGA程序的開發(fā)，主要包括圖像采集、存儲、傳輸幾個模塊等。 最終，本系統(tǒng)實現(xiàn)了高效、快速的車牌識別，各模塊工作穩(wěn)定，能脫機實現(xiàn)圖像采集、傳輸、識別、結(jié)果輸出和顯示為一體化的功能；為以后進行高性能的車牌識別算法開發(fā)提供了一個很好的硬件平臺。
上傳時間： 2013-04-24
上傳用戶：slforest
為適應(yīng)組合導(dǎo)航計算機系統(tǒng)的微型化、高性能度的要求，拓寬導(dǎo)航計算機的應(yīng)用領(lǐng)域，本文設(shè)計出一種基于浮點型DSP(TMS320C6713)和可編程邏輯陣列器件(FPGA： EP1C12N240C8)協(xié)同合作的導(dǎo)航計算機系統(tǒng)。 論文在闡述了組合導(dǎo)航計算機的特點和應(yīng)用要求后，提出基于DSP和FPGA的組合導(dǎo)航計算機系統(tǒng)方案。該方案以DSP為導(dǎo)航解算處理器，由FPGA完成IMU信號的采集和緩存以及系統(tǒng)控制信號的整合；DSP通過EMIF接口實現(xiàn)和FPGA通信。在此基礎(chǔ)上研究了各擴展通信接口、系統(tǒng)硬件原理圖和PCB的開發(fā)，且在FPGA中使用調(diào)用IP核來實現(xiàn)FIR低通濾波數(shù)據(jù)處理機抖激光陀螺的機抖振動的影響。其次，詳細(xì)闡述了利用TI公司的DSP集成開發(fā)環(huán)境和DSP/BIOS準(zhǔn)實時操作系統(tǒng)開發(fā)多任務(wù)系統(tǒng)軟件的具體方案。本文引入DSP/BIOS實時操作系統(tǒng)提供的多任務(wù)機制，將采集處理按照功能劃分四個相對獨立的任務(wù)，這些任務(wù)在DSP/BIOS的調(diào)度下，按照用戶指定的優(yōu)先級運行，大大提高系統(tǒng)的工作效率。最后給了DSP芯片Bootloader的制作方法。 導(dǎo)航計算機系統(tǒng)研制開發(fā)是軟、硬件研究緊密結(jié)合的過程。在微型導(dǎo)航計算機系統(tǒng)方案建立的基礎(chǔ)上，本文首先討論了系統(tǒng)硬件整體設(shè)計和軟件開發(fā)流程；其次針對導(dǎo)航計算機系統(tǒng)各個功能模塊以及多項關(guān)鍵技術(shù)進行了設(shè)計與開發(fā)工作，涉及系統(tǒng)數(shù)據(jù)通信模塊、模擬信號采集模塊和數(shù)據(jù)存儲模塊；最后，對導(dǎo)航計算機系統(tǒng)進行了聯(lián)合調(diào)試工作，并對各個模塊進行了詳細(xì)的功能測試與驗證，完成了微型導(dǎo)航計算機系統(tǒng)的制作。 以DSP/FPGA作為導(dǎo)航計算機硬件平臺的捷聯(lián)式慣性導(dǎo)航實時數(shù)據(jù)系統(tǒng)能夠滿足系統(tǒng)所要求的高精度、實時性、穩(wěn)定性要求，適應(yīng)了其高性能、低成本、低功耗的發(fā)展方向。
標(biāo)簽： FPGA DSP 導(dǎo)航計算機
上傳時間： 2013-04-24
上傳用戶：lishuoshi1996
現(xiàn)代雷達(dá)系統(tǒng)廣泛采用脈沖壓縮技術(shù)，用以解決作用距離與分辨能力之間的矛盾。脈沖壓縮是指雷達(dá)通過發(fā)射寬脈沖，保證足夠的最大作用距離，而接收時，采用相應(yīng)的脈沖壓縮法獲得窄脈沖以提高距離分辨率的過程。同時，數(shù)字信號處理技術(shù)的迅猛發(fā)展和廣泛應(yīng)用，為雷達(dá)脈沖壓縮處理的數(shù)字化實現(xiàn)提供了可能。 本文主要研究雷達(dá)多波形頻域數(shù)字脈沖壓縮系統(tǒng)的硬件系統(tǒng)實現(xiàn)。在匹配濾波理論的指導(dǎo)下，成功研制了基于FPGAEP1K100QC208-1和4片高性能ADSP21160M的多波形頻域數(shù)字脈沖壓縮系統(tǒng)。該系統(tǒng)可處理時寬在42μs以內(nèi)、帶寬在5MHz以下的線性調(diào)頻信號(LFM)，非線性調(diào)頻信號(NLFM)和Taylor四相碼信號，且技術(shù)指標(biāo)完全滿足實用系統(tǒng)的設(shè)計要求。 本文完成的主要工作和創(chuàng)新之處有：(1)基于雙通道模數(shù)轉(zhuǎn)換器AD10242設(shè)計高精度數(shù)據(jù)采集電路，為整個脈壓系統(tǒng)的工作提供必要的條件。完成了前端模擬信號輸入電路的優(yōu)化和差分輸入時鐘的產(chǎn)生，以實現(xiàn)高精度采樣。 (2)根據(jù)協(xié)議和脈壓系統(tǒng)的工作要求，以基于FPGAEP1K100QC208完成系統(tǒng)控制，使整個脈壓系統(tǒng)正確穩(wěn)定地工作。同時以該FPGA生成雙口RAM，實現(xiàn)數(shù)據(jù)暫存，以匹配采樣速率和脈壓系統(tǒng)頻率。 (3)設(shè)計基于4片高性能ADSP21160M的緊耦合并行處理系統(tǒng)，以完成多波形頻域數(shù)字脈沖壓縮的全部運算工作。4片DSP共享外部總線，且各DSP以鏈路口互連，進行數(shù)據(jù)通信。各DSP還使用一個鏈路口連接到接口板DSP，將脈壓結(jié)果送出。 (4)以一片ADSP21160M和一片EP1K100QC208為核心，設(shè)計輸出板電路，完成數(shù)據(jù)對齊、求模和數(shù)據(jù)向下一級的輸出，并產(chǎn)生模擬輸出。 (5)調(diào)試并改進處理板和輸出板。
標(biāo)簽： FPGA DSP 多波形 壓縮系統(tǒng)
上傳時間： 2013-06-11
上傳用戶：qq277541717
闡述了一種數(shù)字接收系統(tǒng)的設(shè)計，由ADC器件AD6640和DSP. FPGA組成，具有結(jié)構(gòu)靈活、擴展能力強等特點。本文詳細(xì)介紹了該系統(tǒng)的結(jié)構(gòu)和接口設(shè)計。
上傳時間： 2013-06-18
上傳用戶：363186
本文針對應(yīng)用于軍用直升機上的Doppler/SINS組合導(dǎo)航系統(tǒng)對導(dǎo)航計算機高精度、高性能的要求，設(shè)計出一種基于DSP(TMS320C6713)和FPGA(Spartan-3E XC3S500E) 協(xié)同合作的機載導(dǎo)航計算機系統(tǒng)。在分析Doppler/SINS組合導(dǎo)航系統(tǒng)模型的特點和系統(tǒng)對導(dǎo)航計算機的需求后，提出了基于DSP和FPGA的機載導(dǎo)航計算機整體設(shè)計方案，該方案采用DSP負(fù)責(zé)導(dǎo)航解算，利用FPGA強大的內(nèi)部資源擴展系統(tǒng)的通信接口，完成外圍通信模塊控制信號的整合。在導(dǎo)航計算機整體設(shè)計方案，包括硬件設(shè)計方案和軟件設(shè)計方案確立的基礎(chǔ)上，首先對 DSP和FPGA芯片進行選型，其次對實現(xiàn)各個功能模塊的關(guān)鍵技術(shù)進行研究和開發(fā)，包括基于FPGA的數(shù)據(jù)通信模塊、基于DSP的處理器模塊以及數(shù)據(jù)存儲模塊，開發(fā)過程中做了大量的仿真和驗證，最后對系統(tǒng)進行綜合測試和聯(lián)調(diào)，并進行了地面跑車實驗。實驗結(jié)果證明：系統(tǒng)能夠?qū)崟r采集IMU角速率和加速度、Doppler雷達(dá)的速度等信息，能夠?qū)MU、Doppler、GPS、航姿系統(tǒng)、高度表等信息進行導(dǎo)航解算，生成當(dāng)前位置、姿態(tài)等導(dǎo)航數(shù)據(jù)，并能夠完成與機載電子設(shè)備間的數(shù)據(jù)通信與控制。多次的聯(lián)調(diào)和跑車實驗結(jié)果證明，機載導(dǎo)航計算機達(dá)到了預(yù)期設(shè)計的目的，可以有效提高導(dǎo)航系統(tǒng)的運算精度，實現(xiàn)了高性能、小體積、低成本的要求，系統(tǒng)具有較高的應(yīng)用價值。關(guān)鍵詞：Doppler/SINS組合導(dǎo)航，導(dǎo)航計算機，DSP,FPGA
標(biāo)簽： FPGA DSP 機載 導(dǎo)航計算機
上傳時間： 2013-07-25
上傳用戶：cc1915
介紹了一種基于DSP和FPGA的磁鐵電源控制器的設(shè)計方案，闡述了該控制器硬件系統(tǒng)的組成，包括信號調(diào)理電路、中間數(shù)據(jù)處理部分、后端的驅(qū)動電路。同時給出了DSP和FPGA之間通過SPI接口通信的具體流程和輸出PWM波形死區(qū)部分的控制流程。設(shè)計的磁鐵電源控制器有很好的控制和運算能力，同時具有很好的靈活性和可靠性。
上傳時間： 2013-11-16
上傳用戶：1051290259
DSP+FPGA架構(gòu)，開闊思路，希望為后來者借鑒思路
標(biāo)簽： FPGA DSP 多路 微特電機 控制系統(tǒng)
上傳時間： 2016-11-15
上傳用戶：zzj1510zp
隨著現(xiàn)代DSP、FPGA等數(shù)字芯片的信號處理能力不斷提高，基于軟件無線電技術(shù)的現(xiàn)代通信與信息處理系統(tǒng)也得到了更為廣泛的應(yīng)用。軟件無線電的基本思想是以一個通用、標(biāo)準(zhǔn)、模塊化的硬件系統(tǒng)作為其應(yīng)用平臺，把盡可能多的無線及個人通信和信號處理的功能用軟件來實現(xiàn)，從而將無線通信新系統(tǒng)、新產(chǎn)品的開發(fā)逐步轉(zhuǎn)移到軟件上來。另一方面，現(xiàn)代信號處理系統(tǒng)對數(shù)據(jù)的處理速度、處理精度和動態(tài)范圍的要求也越來越高，需要每秒完成幾千萬到幾百億次運算。因此研制具備高速實時信號處理能力的通用硬件平臺越來越受到業(yè)界的重視。 @@ 目前的高速實時信號處理系統(tǒng)一般均采用DSP+FPGA的架構(gòu)，其中DSP主要負(fù)責(zé)完成系統(tǒng)通信和基帶信號處理算法，而FPGA主要完成信號預(yù)處理等前端算法，并提供系統(tǒng)常用的各種外部接口邏輯。本文的主要工作就在于完成通用型高速實時信號處理系統(tǒng)的FPGA軟件設(shè)計。 @@ 本文提出了一種基于多DSP與FPGA的通用高速實時信號處理系統(tǒng)的架構(gòu)。綜合考慮各方面因素，作者選擇使用兩片ADSP-TS201浮點DSP以混合耦合模型構(gòu)成系統(tǒng)信號處理核心；以Xilinx公司最新的高性能FPGA Virtex-5系列的XC5VLX50T提供系統(tǒng)所需的各種接口，包括與ADSP-TS201的高速Linkport接口以及SPI、UART、SPORT等常用外設(shè)接口。此外，作者還選擇了ADSP-BF533定點DSP加入系統(tǒng)當(dāng)中以擴展系統(tǒng)音視頻信號處理能力，體現(xiàn)系統(tǒng)的通用性。 @@ 基于FPGA的嵌入式系統(tǒng)設(shè)計正逐漸成為現(xiàn)代FPGA應(yīng)用的一個熱點。結(jié)合課題需要，作者以Xilinx公司的MicroBlze軟核處理器為核心在Virtex-5片內(nèi)設(shè)計了一個嵌入式系統(tǒng)，完成了對CF卡、DDR2 SDRAM存儲器的讀寫控制，并利用片內(nèi)集成的三態(tài)以太網(wǎng)MAC硬核模塊，實現(xiàn)了系統(tǒng)與上位PC機之間的以太網(wǎng)通信鏈路。此外，為擴展系統(tǒng)功能，適應(yīng)未來可能的軟件升級，進一步提高系統(tǒng)的通用性，還將嵌入式實時操作系統(tǒng)μC/OS-II移植到MicroBlaze處理器上。 @@ 最后，作者介紹了基于Xilinx RocketIO GTP收發(fā)器的高速串行傳輸設(shè)計的關(guān)鍵技術(shù)和基本的設(shè)計方法，充分體現(xiàn)了目前高速實時信號處理系統(tǒng)的發(fā)展要求和趨勢。 @@關(guān)鍵詞：高速實時信號處理；FPGA；Virtex-5；嵌入式系統(tǒng)；MicroBlaze
標(biāo)簽： FPGA 實時信號 處理系統(tǒng)
上傳時間： 2013-05-17
上傳用戶：wangchong
軟件無線電是近年提出的新的通信體系，由于其具有靈活性和可重配置性并且符合通信的發(fā)展趨勢，已成為通信系統(tǒng)設(shè)計的研究熱點。因此對基于軟件無線電的調(diào)制解調(diào)技術(shù)進行深入細(xì)致的研究非常有意義。 本文首先從闡述軟件無線電的理論基礎(chǔ)入手，對多速率信號處理中的內(nèi)插和抽取、帶通采樣、數(shù)字變頻等技術(shù)進行了分析與探討，為設(shè)計和實現(xiàn)8PSK調(diào)制解調(diào)器提供了非常重要的理論依據(jù)。然后，研究了8PSK調(diào)制解調(diào)技術(shù)，詳細(xì)論述了它們的基本概念和原理，提出了系統(tǒng)實現(xiàn)方案，在DSP+FPGA平臺上實現(xiàn)了8PSK信號的正確調(diào)制解調(diào)。文中著重研究了突發(fā)通信的同步和頻偏糾正算法，針對同步算法選取了一種基于能量檢測法的快速位同步算法，采用相關(guān)器實現(xiàn)，同時實現(xiàn)位同步和幀同步。并且對于突發(fā)通信的多普勒頻偏糾正，設(shè)計了一個基于自動頻率控制(AFC)環(huán)的頻偏檢測器，通過修改數(shù)控振蕩器(NCO)的頻率控制字方法來校正本地載波頻率，整個算法結(jié)構(gòu)簡單，運算量小，頻偏校正速度快，具有較好的實用性。其次，對相干解調(diào)的初始相位進行糾正時，提出了一種簡單易行的CORDIC方法，同時對FPGA編程當(dāng)中的一些關(guān)鍵問題進行了介紹。最后，設(shè)計了自適應(yīng)調(diào)制解調(diào)器，根據(jù)信噪比和誤碼率來自適應(yīng)的改變調(diào)制方式，以達(dá)到最佳的傳輸性能。
標(biāo)簽： FPGA 8PSK 調(diào)制解調(diào)
上傳時間： 2013-04-24
上傳用戶：mingaili888
由于永磁伺服電機具有轉(zhuǎn)子轉(zhuǎn)動慣量 小，響應(yīng)速度快，效率高，功率密度高，電機體積小，消除電刷而減少噪音和維護等其他電機難以比擬的優(yōu)點，在高性能位置伺服領(lǐng)域，尤其為伺服電機組成的伺服系統(tǒng)應(yīng)用越來越廣泛。 永磁無刷電機有兩種形式:方波式和正弦波式。本文主要研究以pmsm 為伺服電機的伺服系統(tǒng) 目前實現(xiàn)永磁同步電動機的控制主要采用dsp、dsp+fpga和dsp+asic三種途徑。而前兩種方式實現(xiàn)位置控制編程量較大，美國國際整流器公司針對高性能交流伺服驅(qū)動要求，基于fpga技術(shù)開發(fā)出了完整的閉環(huán)電流控制和速度控制的伺服系統(tǒng)單片解決方案—irmck201。本文就是基于這種數(shù)字運動控制芯片，設(shè)計了dsp和irmck201的交流伺服控制系統(tǒng)。該系統(tǒng)具有性能優(yōu)越，結(jié)構(gòu)簡單，編程任務(wù)小，開發(fā)周期短等優(yōu)點，對其他交流位置伺服控制系統(tǒng)也具有很好的推廣意義。
上傳時間： 2013-06-07
上傳用戶：zgu489
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
