隨著社會的發展，網絡視頻監控系統已經成為日常生產生活中的重要輔助設備，應用十分廣泛。當前視頻監控系統正逐步由模擬化走向數字化，隨著視頻壓縮技術和網絡技術的發展，開發新一代的基于計算機網絡和多媒體MPEG-4壓縮算法的視頻監控系統已成為整個行業技術發展的主要方向之一。人們有時會采用DSP與MPEG-4算法結合的方案來實現，也有的部門采用了片上系統(SOC)，但這些不但編程極度復雜，而且成本也過高。本文提出并研究設計了一種基于ARM微處理器S3C2410、MPEG-4專用壓縮芯片MPG440、以嵌入式Linux為操作系統的視頻監控系統方案，不僅開發便捷、成本低廉，而且實時性較好，適應范圍廣。 首先，采用軟硬件協同設計的思想提出了系統的總體設計方案，系統的整體架構分為攝像頭、云臺控制器、網絡視頻服務器以及客戶端PC機等四大部分。 第二，以三星公司的S3C2410芯片和DAVICOM公司的DM9000以太網接口芯片為硬件核心，對整個系統進行了模塊化的硬件電路的設計。根據S3C2410的特點及系統整體需求，完成了電源復位模塊、晶振模塊、存儲器接口模塊、視頻數據處理模塊、以太網接口模塊、云臺控制模塊等的硬件選型與電路連接。其中，在云臺控制模塊等的電路設計中充分體現了優化設計的技巧，并重點對網絡接口部分和視頻數據處理部分進行了詳細的硬件設計與說明。闡述了整個系統的工作流程。 第三，從應用需求出發，選擇嵌入式Linux操作系統作為本系統的軟件平臺，搭建了交叉式的開發環境，對bootloader進行了選擇，并給出了加載步驟。完成了對嵌入式Linux內核的選擇及移植。 第四，采用基于任務的設計方法對服務器端的軟件進行了總體設計，主要包括共用程序庫、config配置文件、日志文件以及多個任務等。并對運行于客戶端的軟件設計進行了簡要說明。 第五，由于數字視頻傳輸的實時性能和通過網絡傳輸以后客戶端接收的視頻圖像質量在本系統中至關重要，所以本文對傳輸信道和網絡協議進行了優化選擇，并詳細闡述了IP組播技術、流媒體傳輸協議等在圖像傳輸過程中的具體應用。
上傳時間： 2013-04-24
上傳用戶：sc965382896
該論文的工作主要分為兩部分,第一部分是介紹與數字高清晰度電視(HDTV)碼流發生器配套的信源解碼板的設計與實現.信源解碼板是整個碼流發生器的重要組成部分,該論文在介紹相關標準MPEG-2和AC-3以及整個碼流發生器功能的基礎上提出了用ST公司的芯片組實現HDTV信源解碼板的設計方案.論文詳細分析了各個功能模塊的具體設計方法以及實現時應注意的問題.目前該課題已經成功結題,各項技術指標完全符合合作單位的要求.該論文的第二部分主要是進行基于FPGA的顯示器測試信號發生器的研究與開發.在對測試信號發生器所需產生的13種測試圖案和所要適應的18種顯示格式的介紹之后,該論文提出了以FLEX10K50為核心控制芯片的顯示器測試信號發生器的設計方案.該論文詳細討論了FPGA設計中各個功能模塊的劃分和設計實現方法,并介紹了對FLEX10K50進行配置的方法.
上傳時間： 2013-04-24
上傳用戶：yoleeson
MPEG-4是目前非常流行的視頻壓縮標準,基于MPEG-4的視頻處理系統有兩種體系結構:可編程結構和專用結構.可編程結構靈活,適用范圍廣,易于升級,但電路復雜,電路功耗大.專用視頻編解碼器結構硬件開銷小,處理速度高.該文主要研究專用的MPEG-4視頻編解碼芯片設計方法.目前市場上MPEG-4視頻編解碼芯片主要是Simple Profile級別的,而我們設計的芯片要實現Advanced Simple Profile級別.該文采用了一種基于大規模FPGA的軟硬件相結的芯片設計方案,我們設計了基于FPGA的MPEG-4芯片設計開發平臺,完成算法的硬件仿真與測試.論文圍繞基于FPGA的MPEG-4芯片開發系統設計,分為兩個部分.第一部分介紹了目前國內外實現MPEG-4視頻處理系統的主要方法和應用,概述了國際上MPEG-4視頻編解碼芯片設計的一般方法及其發展趨勢,詳細描述了我們的基于FPGA的MPEG-4編解碼芯片開發系統的結構.第二部分重點講述了基于FPGA的MPEG-4芯片開發系統各個電路模塊的設計,包括電源模塊、FPGA配置模塊、時鐘生成模塊、視頻輸入/輸出模塊、RS232串口模塊、以太網接口模塊、USB接口模塊等.同時也介紹了I
上傳時間： 2013-06-15
上傳用戶：it男一枚
ISO和ITU-T制定的一系列視頻編碼國際標準的推出，開創了視頻通信和存儲應用的新紀元。從H.261視頻編碼建議，到H.262/3、MPEG-1/2/4等都有一個共同的不斷追求的目標，即在盡可能低的碼率(或存儲容量)下獲得盡可能好的圖像質量。 本課題的研究建立在目前主流的壓縮算法的基礎上，綜合出各種標準中實現途徑的共性和優勢，將算法的主體移植于FPGA(FieldProgrammableGateArray)平臺上。憑借該種類嵌入式系統配置靈活、資源豐富的特點，建立一個可重構的內核處理模塊。進一步的完善算法(運算速度、精度)和外圍系統后，就可作為專用視頻壓縮編碼器進行門級電路設計的原型，構建一個片上可編程的獨立系統。 編碼器設計有良好的應用前景，通過使用離散余弦變換和熵編碼，對運動圖像從空間上進行壓縮編碼，使得編碼后的數據流適合于傳輸、通信、存儲和編輯等方面的要求。同時，系統的設計將解碼的工作量大幅度降低，功能模塊在作適當的改動后可為解碼器的參考設計使用。 研究所涉及的各功能模塊都進行了系統性的仿真和綜合，滿足工程樣機的前期研發需要。
上傳時間： 2013-04-24
上傳用戶：xiangwuy
隨著通信技術和計算機技術的發展，多媒體的應用與服務越來越廣泛，視頻壓縮編碼技術也隨之成為非常重要的研究領域。運動估計是視頻壓縮編碼中的一項關鍵技術。由于視頻編碼系統的復雜性主要取決于運動估計算法，因此如何找到一種可靠、快速、性能優良的運動估計算法一直是視頻壓縮編碼的研究熱點。運動估計在視頻編碼器中承擔的運算量最大、控制最為復雜，由于對視頻編碼的實時性要求，因此運動估計模塊一般都采用硬件來設計。 本文的目的是在FPGA芯片上設計實現一種更優的易于硬件實現的塊匹配運動估計算法——二步搜索算法。全文首先討論了塊匹配運動估計理論及其主要技術指標，介紹了運動估計技術在MPEG-4中的應用，然后在對典型的運動估計算法進行分析比較的基礎上討論了一種性能和硬件實現難易度綜合指數較高的二步搜索算法。本文對已有的用于全搜索算法實現的VLSI結構進行了改進，設計了符合二步搜索算法要求的FPGA實現結構，并在對其理論分析之后，對實現該算法的運動估計模塊進行了功能模塊的劃分，并運用VerilogHDL硬件描述語言、ISE及Modelsim開發工具在Spartan-IIEXC2S300eFPGA芯片上完成了對各功能模塊的設計、實現與時序仿真。最后，對整個運動估計模塊進行了仿真測試，給出了其在FPGA上搭建實現后的時序仿真波形圖與占用硬件資源情況，通過對時序仿真結果可知本文設計的各功能模塊工作正常，并且能夠協同工作，整個運動估計模塊能夠正確的實現二步搜索運動估計算法，并輸出正確的運動估計結果；通過對占用硬件資源及時鐘頻率情況的分析驗證了本文設計的二步搜索運動估計算法的FPGA實現結構具備先進性和實時可實現性。
上傳時間： 2013-05-27
上傳用戶：wpt
視頻監控系統是一門集計算機技術、通信技術和數字視頻技術于一體的綜合系統。目前視頻監控正向著數字化、網絡化的方向發展。實現基于網絡的視頻監控系統的關鍵是一種嵌入式設備，它應該能夠采集壓縮視頻數據并通過網絡進行傳輸。 本文介紹了一種基于嵌入式Linux的網絡視頻監控系統的設計和實現方法。首先從整體上分析了網絡視頻監控系統的總體設計方案，給出了視頻服務器的硬件框架和軟件體系，并重點討論了在ARM處理器上實現MPEG-4壓縮編碼的方法。其次在ARM硬件平臺成功構建了armlinux嵌入式系統：包括引導程序Bootloader的設計、修改配置linux內核以及制作JFFS2文件系統。其中創新地提出了從nandflash啟動U-BOOT具體設計方法。為了完成系統進一步的視頻采集工作，系統實現了USB數碼攝像頭的驅動。在應用程序開發過程中，首先設計了基于Vide04Linux的視頻采集程序，并采用mmap(內存映射)方式截取圖片。其次重點分析了MPEG-4編碼模型XVID程序中的運動估計部分，并研究了半像素快速搜索算法，從而減少了搜索點數提高了運算速度。最后利用開源JRTPLIB庫實現視頻數據流的RTP傳送。 整個設計都是在深圳旋極公司研制的SUPER-ARM硬件平臺上進行的，linux內核采用2.4.18。其中MPEG-4編碼優化測試是在ARM DeveloperSuite(ADS)version 1.2中完成。 本課題為在ARM平臺實現網絡視頻監控的設計做了有益的探索性嘗試，對今后進一步完成遠程嵌入式視頻監控系統的設計有著積極的意義。
上傳時間： 2013-07-21
上傳用戶：Altman
隨著嵌入式系統以及流媒體技術的快速發展，基于嵌入式系統實現可視電話、視頻點播、視頻會議等功能已經成為當前的熱點研究領域。這樣的系統通常具有小型化、低功耗、低成本、穩定可靠、便于攜帶等特點。 本文旨在研究流媒體以及嵌入式系統的相關技術，基于ARM9處理器平臺實現一種基于嵌入式系統的流媒體播放器。該播放器的硬件平臺以32位高性能ARM9處理器為核心進行規劃，在此基礎上，采用嵌入式Linux操作系統、MPEG-4視頻解碼技術和流媒體網絡傳輸技術進行設計。 本文的主要貢獻體現在以下六個方面： l、分析嵌入式流媒體播放器的功能需求和技術特點，對嵌入式流媒體播放器的總體實現方案進行設計。 2、研究嵌入式Linux系統設計方法，基于ARM處理器平臺構建嵌入式Linux操作系統。這部分的工作包括嵌入式BootLoader的移植、Linux內核的配置與編譯以及根文件系統的創建。 3、研究MPEG-4視頻壓縮標準，基于ARM-Linux系統平臺移植MPEG-4視頻解碼器。 4、研究ARM體系結構以及基于ARM平臺的嵌入式軟件優化方法，對所移植的MPEG-4視頻解碼器進行平臺相關優化。 5、研究視頻通信中的錯誤隱藏技術，針對錯誤隱藏過程中傳統邊界匹配算法對邊緣匹配的局限性，提出了一種改進的基于時域與空域平滑性的邊界匹配算法。 6、研究流媒體網絡傳輸的相關技術協議，基于RTSP/RTP/RTCP協議實現了一個基本的MPEG-4視頻流實時傳輸系統。
上傳時間： 2013-05-16
上傳用戶：a937518043
H.264/AVC是國際電信聯盟與國際標準化組織/國際電工委員會聯合推出的活動圖像編碼標準，簡稱H.264。作為最新的國際視頻編碼標準，H.264/AVC與MPEG-4、H.263等視頻編碼標準相比，性能有了很大的提高，并已在流媒體、數字電視、電話會議、視頻存儲等諸多領域得到廣泛的應用。 本論文的研究課題是基于H.264/AVC視頻編碼標準的CAVLC(Context-based Adaptive Variable Length Coding，基于上下文的自適應可變長編碼)編碼算法研究及FPGA實現。對于變換后的熵編碼，H.264/AVC支持兩種編碼模式：基于上下文的可變長編碼(CAVLC)和基于上下文的自適應算術編碼(CABAC，Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中，盡管CAVLC算法也是采用了VLC編碼，但是同以往標準不同，它所有的編碼都是基于上下文進行。這種方法比傳統的查單一表的方法提高了編碼效率，但也增加了設計上的困難。 作者在全面學習H.264/AVC協議和深入研究CAVLC編碼算法的基礎上，確定了并行編碼的CAVLC編碼器結構框圖，并總結出了影響CAVLC編碼器實現的瓶頸。針對這些瓶頸，對CAVLC編碼器中的各個功能模塊進行了優化設計，這些優化設計包括多參考塊的表格預測法、快速查找表法、算術消除法等。最后，用Verilog硬件描述語言對所設計的CAVLC編碼器進行了描述，用EDA軟件對其主要功能模塊進行了仿真，并在Cyclone II系列EP2C20F484的FPGA上驗證了它們的功能。結果表明，該CAVLC編碼器各編碼單元的編碼速度得到了顯著提高且均能滿足實時通信要求，為整個CAVLC編碼器的實時通信提供了良好的基礎。
上傳時間： 2013-06-04
上傳用戶：libenshu01
H.264/AVC是ITU與ISO/IEC(International Standard Organization/Intemational Electrotechnical Commission國際標準化組織/國際電工委員會)聯合推出的活動圖像編碼標準。作為最新的國際視頻編碼標準，H.264/AVC與MPEG-4、H.263等視頻編碼標準相比，性能有了很大提高，并已在流媒體、數字電視、電話會議、視頻存儲等諸多領域得到廣泛的應用。基于上下文的自適應二進制算術編碼(Conrext-based Adaptive Binary Arithmetic Coding，CABAC)是H.264/AVC的兩個熵編碼方案之一，相對于另一熵編碼方案-CAVLC(基于上下文的自適應可變長編碼)，CABAC具有更高的數據壓縮率：在同等編碼質量下要比CAVLC提高10％～15％的壓縮率。CABAC能實現很高的數據壓縮率，但這是以增加實現的復雜性為代價的。在已有的硬件實現方法上，CABAC的解碼效率并不高。 論文在深入研究CABAC解碼算法及其實現流程，并在仔細分析了H.264/AVC碼流結構的基礎上，總結出了影響CABAC解碼效率的各個環節，并以此為出發點，對CABAC解碼所需中的各個功能模塊進行了優化設計，設計出一種新的CABAC解碼器結構，相對于一般的CABAC解碼器，它的解碼效率得到了顯著提高。論文針對影響CABAC解碼過程的"瓶頸"問題一多次訪問存儲部件影響解碼速率，提出了新的存儲組織方式，并根據CABAC的碼流結構特性，采用4個子解碼器級聯的方式來進一步提高解碼速率。 最后，用Verilog語言對所設計的CABAC解碼器進行了描述，用EDA軟件對其進行了仿真，并在FPGA上驗證了其功能，結果顯示，該CABAC解碼器結構顯著提高了解碼效率，能夠滿足高檔次實時通訊的要求。
上傳時間： 2013-07-03
上傳用戶：huazi
近年來，隨著網絡技術的發展和視頻編碼標準受到廣泛接受，視頻點播、視頻流和遠程教育等基于網絡的多媒體業務逐漸普及。為了對擁有不同終端資源，不同接入網絡以及不同興趣的用戶提供靈活的多媒體數據訪問服務，多媒體數據的內容需要根據應用環境動態調整，轉碼正是實現這一挑戰性任務的關鍵技術之一。 視頻轉碼對時間的要求非常苛刻，以至于用高速的通用微處理器芯片也無法在規定的時間內完成必要的運算。因此，必須為這樣的運算設計一個專用的高速硬線邏輯電路，在高速FPGA器件上實現或制成高速專用集成電路。用高密度的FPGA來構成完成轉碼算法所需的電路系統，實現專用集成電路的功能，因其成本低、設計周期短、功耗小、可靠性高、使用靈活等優點而成為適合本課題的最佳選擇。 本文根據MPEG-2中可變長編碼(VLC)理論，采用了兩級查找表減少了VLC存儲空間的使用，完成VLC編碼的實現。根據MPEG-2中關于System Packet的定義，針對FPGA可實現性，以空間換取復雜度的減少，實現了PES包的打包模塊。根據MPEG-2相應的轉碼理論，完成了對系統解碼模塊相應的連接和調試，對解碼模塊以真實的bit流進行了貼近板級的情況的仿真。根據MPEG-2中TM5的算法的局限性，分析得出只需要對P幀進行相應處理即可改進場景變換對視頻質量的影響，完成對TM5的算法的改進。通過性能估算和電路仿真，各模塊的吞吐率能夠滿足轉碼系統的要求。
上傳時間： 2013-07-22
上傳用戶：shinesyh
