亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

Dvb-RCS

  • Turbo Decoder Release 0.3 * Double binary, Dvb-RCS code * Soft Output Viterbi Algorithm * MyHDL c

    Turbo Decoder Release 0.3 * Double binary, Dvb-RCS code * Soft Output Viterbi Algorithm * MyHDL cycle/bit accurate model * Synthesizable VHDL model

    標(biāo)簽： Algorithm Decoder Dvb-RCS Release

    上傳時(shí)間： 2015-07-10

    上傳用戶：清風(fēng)冷雨

  • 采用 DVB反向鏈路（Dvb-RCS）標(biāo)準(zhǔn)中的雙二元Turbo碼matlab仿真程序和仿真結(jié)果。支持1/2和1/3碼率。支持MAP

    采用 DVB反向鏈路（Dvb-RCS）標(biāo)準(zhǔn)中的雙二元Turbo碼matlab仿真程序和仿真結(jié)果。支持1/2和1/3碼率。支持MAP，LOG-MAP解碼算法。

    標(biāo)簽： Dvb-RCS matlab Turbo DVB

    上傳時(shí)間： 2015-11-19

    上傳用戶：xhz1993

  • Dvb-RCS2 Turbo碼max-log-map譯碼程序

    max-log-map,Dvb-RCS,Turbo,譯碼,程序

    標(biāo)簽： max-log-map Dvb-RCS Turbo 譯碼 程序

    上傳時(shí)間： 2018-12-20

    上傳用戶：digitallife_wj

  • This paper investigates the design of joint frequency offset and carrier phase estimation of a mult

    This paper investigates the design of joint frequency offset and carrier phase estimation of a multi-frequency time division multiple access (MF-TDMA) demodulator that is applied to a digital video broadcasting—return channel system via satellite (Dvb-RCS). The proposed joint estimation algorithm is based on the interpolation technique for two correlation values in the frequency and phase domains. This simple interpolation technique can significantly improve frequency and phase resolution capabilities of the proposed technique without increasing the number of the correlation values. In addition, the overall block diagram of a digital communications receiver for Dvb-RCS is presented, which was designed using the proposed estimation algorithms. Index Terms—Carrier phase estimation, Dvb-RCS, frequency offset estimation, interpolation, joint estimation, MF-TDMA.

    標(biāo)簽： investigates estimation frequency carrier

    上傳時(shí)間： 2015-12-30

    上傳用戶：ls530720646

  • DVB-T 標(biāo)準(zhǔn)及說明 pdf版

    DVB-T 標(biāo)準(zhǔn)及說明 pdf版

    標(biāo)簽： DVB-T 標(biāo)準(zhǔn)

    上傳時(shí)間： 2013-04-15

    上傳用戶：eeworm

  • DVB-T-標(biāo)準(zhǔn)及說明-116頁-3.8M-pdf版.zip

    專輯類-國標(biāo)類相關(guān)專輯-313冊-701M DVB-T-標(biāo)準(zhǔn)及說明-116頁-3.8M-pdf版.zip

    標(biāo)簽： DVB-T M-pdf 116 3.8

    上傳時(shí)間： 2013-05-21

    上傳用戶：qq21508895

  • DVB系統(tǒng)信道編碼的研究與FPGA實(shí)現(xiàn).rar

    數(shù)字圖像通信的最廣泛的應(yīng)用就是數(shù)字電視廣播系統(tǒng)，與以往的模擬電視業(yè)務(wù)相比，數(shù)字電視在節(jié)省頻譜資源、提高節(jié)目質(zhì)量方面帶來了一場新的革命，而與此對應(yīng)的DVB（Digital Video Broadcasting）標(biāo)準(zhǔn)的建立更是加速了數(shù)字電視廣播系統(tǒng)的大規(guī)模應(yīng)用。DVB標(biāo)準(zhǔn)選定MPEG—2標(biāo)準(zhǔn)作為音頻及視頻的編碼壓縮方式，隨后對MPEG—2碼流進(jìn)行打包形成TS流（transport stream），進(jìn)行多個(gè)傳輸流復(fù)用，最后通過不同媒介進(jìn)行傳輸。在DVB標(biāo)準(zhǔn)的傳輸系統(tǒng)中，無論是衛(wèi)星傳輸，電纜傳輸還是地面?zhèn)鬏敚瑸榱吮Ｕ蠄D像質(zhì)量，使數(shù)字節(jié)目在傳輸過程中避免出現(xiàn)因受到各種信道噪聲干擾而出現(xiàn)失真的現(xiàn)象，都采用了信道編碼的方式來保護(hù)傳輸數(shù)據(jù)。信道編碼是數(shù)字通信系統(tǒng)中一個(gè)必需的、重要的環(huán)節(jié)。 信道編碼設(shè)計(jì)方案的優(yōu)劣決定了DVB系統(tǒng)的成功與否，本文重點(diǎn)研究了DVB系統(tǒng)中的信道編碼算法及其FPGA實(shí)現(xiàn)方案，主要進(jìn)行了如下幾項(xiàng)工作： 1）介紹了DVB系統(tǒng)信道編碼的基本概念及特點(diǎn)，深入研究了DVB標(biāo)準(zhǔn)中信道編碼部分的關(guān)鍵技術(shù)，并針對每個(gè)信道編碼模塊進(jìn)行工作原理分析、算法分析。 2）根據(jù)DVB信道編碼的特點(diǎn)，重點(diǎn)對信道編碼中四個(gè)模塊，包括擾碼、RS編碼、卷積交織編碼和卷積編碼的FPGA硬件實(shí)現(xiàn)算法進(jìn)行了比較詳細(xì)的分析，并闡述了每個(gè)模塊及QPSK調(diào)制的設(shè)計(jì)方案及實(shí)現(xiàn)模塊功能的程序流程。 3）在RS（204，188）編碼過程中，利用有限域常數(shù)乘法器的特點(diǎn)，對編碼器進(jìn)行了優(yōu)化，在很大程度上提高了編碼效率，卷積交織器部分采用RAM移位法，實(shí)現(xiàn)起來更為簡單且節(jié)省了FPGA器件內(nèi)部資源。 4）設(shè)計(jì)以Altera公司的QuartusⅡ?yàn)殚_發(fā)平臺，利用FPGA芯片EP1C6Q240C8完成了信道編碼各模塊及QPSK調(diào)制的硬件實(shí)現(xiàn)，通過Verilog HDL描述和時(shí)序仿真來驗(yàn)證算法的可行性，并給出系統(tǒng)設(shè)計(jì)中減少毛刺的方法，使系統(tǒng)更為穩(wěn)定。最終的系統(tǒng)仿真結(jié)果表明該系統(tǒng)工作穩(wěn)定，達(dá)到了DVB系統(tǒng)信道編碼設(shè)計(jì)的要求。

    標(biāo)簽： FPGA DVB

    上傳時(shí)間： 2013-06-26

    上傳用戶：allen-zhao123

  • DVB系統(tǒng)中RS編解碼器的FPGA實(shí)現(xiàn)

    該論文討論如何采用一種串行無逆的Berlekamp-Massey(BM)算法,設(shè)計(jì)應(yīng)用于DVB系統(tǒng)中的RS(204,188)信道編碼/解碼電路,并通過FPGA的驗(yàn)證.RS解碼器的設(shè)計(jì)采用無逆BM算法,并利用串行方式來實(shí)現(xiàn),不僅避免了求逆運(yùn)算,而且只需用3個(gè)有限域乘法器就可以實(shí)現(xiàn),大大的降低了硬件實(shí)現(xiàn)的復(fù)雜度,并且因?yàn)樵谟布?shí)現(xiàn)上,采用了3級流水線(pipe-line)的處理結(jié)構(gòu).RS編碼器的設(shè)計(jì)中,利用有限域常數(shù)乘法器的特性對編碼電路進(jìn)行優(yōu)化.這些技術(shù)的采用大大的提高了RS編/解碼器的效率,節(jié)省了RS編/解碼器所占用資源.

    標(biāo)簽： FPGA DVB RS編解碼

    上傳時(shí)間： 2013-08-05

    上傳用戶：BOBOniu

  • DVB信道編解碼算法研究與FPGA實(shí)現(xiàn)

    隨著人們對于數(shù)字視頻和數(shù)字圖像的需求越來越大，數(shù)字電視廣播和手機(jī)電視迅速發(fā)展起來，但是人們對于數(shù)字圖像質(zhì)量的要求也越來越高。對于觀眾來講，畫面的質(zhì)量幾乎是最為重要的，然而由于信道傳輸特性不理想和加性噪聲的影響，不可避免地會產(chǎn)生誤碼，導(dǎo)致圖像質(zhì)量的下降，甚至無法正常收看。因此，為了保障圖像質(zhì)量就需要采用糾錯(cuò)編碼(又稱信道編碼)的方式來實(shí)現(xiàn)通信。在數(shù)字視頻廣播系統(tǒng)(DVB)中，無論是衛(wèi)星傳輸，電纜傳輸還是地面?zhèn)鬏敹疾捎昧诵诺谰幋a。 本文首先深入研究DVB標(biāo)準(zhǔn)中的信道編碼部分的關(guān)鍵技術(shù)；然后依照DVB-T標(biāo)準(zhǔn)技術(shù)要求，設(shè)計(jì)并硬件實(shí)現(xiàn)了數(shù)字視頻傳輸?shù)男诺谰幗獯a系統(tǒng)。在該系統(tǒng)中，編解碼器與信源端的接口利用了MPEG-2的視頻傳輸接口同步并行接口(SPI)，這種接口的應(yīng)用讓系統(tǒng)具有很強(qiáng)的通用性；與信道端接口采用了G.703接口，具有G.703接口功能和特性的數(shù)據(jù)通信設(shè)備可以直接與數(shù)字通信設(shè)備連接，這使得應(yīng)用時(shí)對于信道的選擇具有較大的靈活性。 在深入理解RS編解碼算法，卷積交織/解交織原理，卷積編碼/VITERBI譯碼算法原理的基礎(chǔ)上，本文給出了解碼部分的設(shè)計(jì)方案，并利用Xilinx公司的SpartanⅢ系列XC3S2000芯片完成方案的硬件實(shí)現(xiàn)。在RS解碼過程中引入了流水線機(jī)制，從而很大程度上提高了解碼效率。解交織器部分采用了RAM分區(qū)循環(huán)法，利用對RAM讀寫地址的控制實(shí)現(xiàn)解卷積交織，這種方法控制電路簡單，實(shí)現(xiàn)速度比較快，代價(jià)小。VITERBI譯碼器采用截尾譯碼，在幾乎不影響譯碼準(zhǔn)確度的基礎(chǔ)上大大提高了解碼效率。

    標(biāo)簽： FPGA DVB 信道 編解碼

    上傳時(shí)間： 2013-07-16

    上傳用戶：372825274

  • DVB-TCOFDM調(diào)制解調(diào)器的設(shè)計(jì)與實(shí)現(xiàn)

    基于FPGA的DVB-T COFDM調(diào)制解調(diào)器的設(shè)計(jì)與實(shí)現(xiàn)

    標(biāo)簽： DVB-TCOFDM 調(diào)制解調(diào)器

    上傳時(shí)間： 2013-05-22

    上傳用戶：fzy309228829

主站蜘蛛池模板： 常宁市| 睢宁县| 黄山市| 垣曲县| 台东县| 葫芦岛市| 阜新市| 浙江省| 通渭县| 峡江县| 玛曲县| 平江县| 新建县| 房山区| 阿坝| 宁陕县| 闸北区| 宁津县| 巴林右旗| 万全县| 安国市| 岐山县| 贺兰县| 丰县| 成武县| 台中县| 黄浦区| 深州市| 徐水县| 大足县| 铜川市| 泌阳县| 龙游县| 新竹市| 浮梁县| 电白县| 延庆县| 中西区| 迁安市| 嘉义县| 尖扎县|