并口EPP模式下與fpga通信例子,附源碼
標(biāo)簽: fpga EPP 并口 模式
上傳時(shí)間: 2015-07-23
上傳用戶:watch100
包含一個(gè)EPP-CAN板的Linux操作系統(tǒng)驅(qū)動(dòng),先用make命令編譯目標(biāo)代碼(cangate),再運(yùn)行install,安裝該驅(qū)動(dòng)。就可以通過并口對(duì)SAJ1000的板子進(jìn)行數(shù)據(jù)收發(fā).
標(biāo)簽: EPP-CAN Linux 操作系統(tǒng) 驅(qū)動(dòng)
上傳時(shí)間: 2015-08-08
上傳用戶:siguazgb
并口的EPP模式模擬IIC接口,可以用兩線或者三線IIC,很好用的哦
標(biāo)簽: EPP IIC 并口 模式
上傳時(shí)間: 2013-11-26
上傳用戶:teddysha
AVR和PC機(jī)并口以EPP方式通信的源代碼,大家自己調(diào)試一下。我已經(jīng)用過了。
標(biāo)簽: AVR EPP PC機(jī)并口 方式
上傳時(shí)間: 2015-10-23
上傳用戶:heart520beat
基于uPSD3254A單片機(jī)的EPP并口通信技術(shù)
標(biāo)簽: 3254A uPSD 3254 EPP
上傳時(shí)間: 2015-11-13
上傳用戶:498732662
verilog語言編寫的FPGA代碼。功能為pc機(jī)通過EPP不斷寫數(shù)到sram中,然后pc發(fā)送中斷信號(hào)打斷寫過程讀取sram中的數(shù)據(jù)。rar包中包含EPP協(xié)議,模塊文件和測(cè)試文件(test)。
標(biāo)簽: verilog FPGA sram EPP
上傳時(shí)間: 2013-12-17
上傳用戶:1966640071
簡(jiǎn)單的labview EPP并口讀寫操作
標(biāo)簽: labview EPP 并口讀寫 操作
上傳時(shí)間: 2014-01-07
上傳用戶:lps11188
EPP和51的接口邏輯Verilog源代碼.rar
標(biāo)簽: Verilog EPP 接口
上傳時(shí)間: 2013-12-06
上傳用戶:541657925
High-speed Interface to Host EPP Parallel Port * Version: 1.0 * Last updated: 2001.12.20 * Target: All AVR Devices with 12 I/O pins
標(biāo)簽: High-speed Interface Parallel Version
上傳時(shí)間: 2013-12-25
上傳用戶:小草123
用Ardence RTX SDK開發(fā)的EPP并口驅(qū)動(dòng)程序.
標(biāo)簽: Ardence RTX EPP SDK
上傳用戶:cylnpy
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1