相 關(guān) 資 源

• verilog語言編寫的FPGA代碼。功能為pc機通過epp不斷寫數(shù)到sram中免費下載

  資源簡介：verilog語言編寫的FPGA代碼。功能為pc機通過epp不斷寫數(shù)到sram中，然后pc發(fā)送中斷信號打斷寫過程讀取sram中的數(shù)據(jù)。rar包中包含epp協(xié)議，模塊文件和測試文件（test）。

  標簽： verilog FPGA sram epp

  上傳時間： 2013-12-17

  上傳用戶：1966640071

• 用verilog語言編寫的FPGA控制PWM的程序免費下載

  資源簡介：用verilog語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進行調(diào)速,進行過簡單試驗,可用.沒有經(jīng)過長期驗證.做簡單修改即可應(yīng)用!

  標簽： verilog FPGA PWM 語言

  上傳時間： 2013-08-16

  上傳用戶：梧桐

• 用verilog語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進行調(diào)速,進行過簡單試驗,可用.沒有經(jīng)過長期驗證.做簡單修改即可應(yīng)用!免費下載

  資源簡介：用verilog語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進行調(diào)速,進行過簡單試驗,可用.沒有經(jīng)過長期驗證.做簡單修改即可應(yīng)用!

  標簽： verilog FPGA PWM 語言

  上傳時間： 2014-12-08

  上傳用戶：ouyangtongze

• 這是一個簡單的C語言編寫的通訊錄代碼。簡單易懂免費下載

  資源簡介：這是一個簡單的C語言編寫的通訊錄代碼。簡單易懂，可以是實習(xí)上好好利用

  標簽： C語言 編寫 代碼 通訊

  上傳時間： 2013-12-16

  上傳用戶：zm7516678

• 使用verilog語言編寫的使用SPI總線設(shè)置頻率LM2346,可通過設(shè)置其R寄存器對其輸出頻率進行設(shè)置（需相應(yīng)的射頻電路相配合）。免費下載

  資源簡介：使用verilog語言編寫的使用SPI總線設(shè)置頻率LM2346,可通過設(shè)置其R寄存器對其輸出頻率進行設(shè)置（需相應(yīng)的射頻電路相配合）。

  標簽： verilog 2346 SPI LM

  上傳時間： 2017-04-08

  上傳用戶：二驅(qū)蚊器

• LED漢字顯示屏控制電路部分的程序代碼。接收來自PC機的串口數(shù)據(jù)免費下載

  資源簡介：LED漢字顯示屏控制電路部分的程序代碼。接收來自PC機的串口數(shù)據(jù)，顯示出漢字或圖形。

  標簽： LED 漢字顯示 控制電路 分

  上傳時間： 2016-12-11

  上傳用戶：qw12

• 使用verilog語言編寫的數(shù)字鐘程序.有慢校時,快校時,鬧鐘等功能.免費下載

  資源簡介：使用verilog語言編寫的數(shù)字鐘程序.有慢校時,快校時,鬧鐘等功能.

  標簽： verilog 校時 語言 編寫

  上傳時間： 2014-01-26

  上傳用戶：417313137

• 用verilog語言編寫的全數(shù)字鎖相環(huán)的源代碼,基于FPGA平臺免費下載

  資源簡介：用verilog語言編寫的全數(shù)字鎖相環(huán)的源代碼,基于FPGA平臺

  標簽： verilog FPGA 語言 編寫

  上傳時間： 2015-06-13

  上傳用戶：wanqunsheng

• 一個關(guān)于聲音處理的verilog語言編寫的解碼芯片免費下載

  資源簡介：一個關(guān)于聲音處理的verilog語言編寫的解碼芯片，可以用于FPGA處理芯片的IP核，歡迎大家來用。

  標簽： verilog 音處理 語言 編寫

  上傳時間： 2015-06-22

  上傳用戶：jcljkh

• verilog語言編寫的多處理器的程序代碼免費下載

  資源簡介：verilog語言編寫的多處理器的程序代碼，用QII直接打開即可

  標簽： verilog 語言 編寫 多處理器

  上傳時間： 2013-12-26

  上傳用戶：電子世界

• 用verilog語言編寫的4位算術(shù)邏輯單元ALU,功能參考74181免費下載

  資源簡介：用verilog語言編寫的4位算術(shù)邏輯單元ALU,功能參考74181，包含.v文件以及測試用.vwf文件

  標簽： verilog 74181 ALU 語言

  上傳時間： 2016-09-28

  上傳用戶：1583060504

• 這個是用verilog語言編寫的基于FPGA的交通燈控制器免費下載

  資源簡介：這個是用verilog語言編寫的基于FPGA的交通燈控制器，分別控制四個方向上的交通燈的通斷

  標簽： verilog FPGA 語言 編寫

  上傳時間： 2017-06-12

  上傳用戶：hfmm633

• 這是verilog語言編寫的程序,可在FPGA板上運行.有很大的作用.謝謝.免費下載

  資源簡介：這是verilog語言編寫的程序,可在FPGA板上運行.有很大的作用.謝謝.

  標簽： verilog FPGA 語言 編寫

  上傳時間： 2017-09-10

  上傳用戶：qiao8960

• 一個用c語言編寫的加密算法。希望大家喜歡免費下載

  資源簡介：一個用c語言編寫的加密算法。希望大家喜歡，不過功能有些欠缺。

  標簽： c語言 編寫 加密算法 家

  上傳時間： 2015-04-28

  上傳用戶：Thuan

• 這是分別用vhdl和verilog語言編寫的源程序免費下載

  資源簡介：這是分別用vhdl和verilog語言編寫的源程序，里邊還附上了生成的電路器件圖。

  標簽： verilog vhdl 分 語言

  上傳時間： 2014-01-23

  上傳用戶：123456wh

• VHDL語言編寫的DAC0832代碼免費下載

  資源簡介：VHDL語言編寫的DAC0832代碼，簡短而又易懂，可供參考

  標簽： VHDL 0832 DAC 語言

  上傳時間： 2013-08-21

  上傳用戶：hullow

• 一個用LISP語言編寫的語法分析器。使用Bottom-up Chart Parsing算法免費下載

  資源簡介：一個用LISP語言編寫的語法分析器。使用Bottom-up Chart Parsing算法，程序非常的簡單高效，只有二百多行。另外可以自己定義文法和字典。 源代碼公開，主要供對語法分析算法和LISP編程感興趣的人學(xué)習(xí)使用，也可以使用在自然語言處理的各種實際研究當中。

  標簽： Bottom-up Parsing Chart LISP

  上傳時間： 2014-01-19

  上傳用戶：refent

• 一個根據(jù)軟件工程課程 原創(chuàng)c語言編寫的 中文編輯器 功能強大免費下載

  資源簡介：一個根據(jù)軟件工程課程 原創(chuàng)c語言編寫的 中文編輯器 功能強大

  標簽： 軟件工程 c語言 編寫 編輯器

  上傳時間： 2015-03-03

  上傳用戶：yzhl1988

• 這是一個利用VB編寫的中小企業(yè)ERP。功能比較全免費下載

  資源簡介：這是一個利用VB編寫的中小企業(yè)ERP。功能比較全，包括了工程、客戶、采購、銷售、庫存、人力等各子模塊

  標簽： ERP 編寫 比較

  上傳時間： 2013-12-11

  上傳用戶：qoovoop

• 使用Vhdl語言編寫的FPGA應(yīng)用程序免費下載

  資源簡介：使用Vhdl語言編寫的FPGA應(yīng)用程序，實現(xiàn)的內(nèi)容是100進制計數(shù)器

  標簽： Vhdl FPGA 語言 編寫

  上傳時間： 2015-05-02

  上傳用戶：許小華

• 運用通信API編寫串口通信。 功能：1）通過串口進行數(shù)據(jù)的收發(fā)并在接收端顯示收到的數(shù)據(jù) 2）打開串口免費下載

  資源簡介：運用通信API編寫串口通信。 功能：1）通過串口進行數(shù)據(jù)的收發(fā)并在接收端顯示收到的數(shù)據(jù) 2）打開串口，關(guān)閉串口等 要求：1）可以修改com口、波特率、數(shù)據(jù)位、停止位、奇偶校驗 2）傳送的數(shù)據(jù)楨格式：數(shù)據(jù)頭（FF FF FB） 數(shù)據(jù)長度 數(shù)據(jù) 累加和 數(shù)據(jù)尾（FB ...

  標簽： API 串口 數(shù)據(jù) 通信

  上傳時間： 2014-12-03

  上傳用戶：chens000

• 一個C語言編寫的SOCKET程序。比較簡單一點。免費下載

  資源簡介：一個C語言編寫的SOCKET程序。比較簡單一點。

  標簽： SOCKET C語言 編寫 程序

  上傳時間： 2014-12-01

  上傳用戶：sxdtlqqjl

• 一個C語言編寫的鼠標程序。我買的書上的免費下載

  資源簡介：一個C語言編寫的鼠標程序。我買的書上的，貢獻出來拉。

  標簽： C語言 編寫 程序 鼠標

  上傳時間： 2013-12-09

  上傳用戶：jcljkh

• 用verilog語言編寫的看門狗模塊modulewdt免費下載

  資源簡介：用verilog語言編寫的看門狗模塊modulewdt

  標簽： modulewdt verilog 語言 編寫

  上傳時間： 2013-12-23

  上傳用戶：jjj0202

• verilog語言編寫可綜合FIFO。簡單實用免費下載

  資源簡介：verilog語言編寫可綜合FIFO。簡單實用

  標簽： verilog FIFO 語言 編寫

  上傳時間： 2013-12-13

  上傳用戶：阿四AIR

• 此程序為串行通信程序,采用verilog語言編寫的,經(jīng)過仿真驗證已經(jīng)通過.免費下載

  資源簡介：此程序為串行通信程序,采用verilog語言編寫的,經(jīng)過仿真驗證已經(jīng)通過.

  標簽： verilog 程序 串行通信 仿真驗證

  上傳時間： 2013-12-23

  上傳用戶：yzy6007

• 用易語言編寫的經(jīng)典源代碼。。提供給新手學(xué)習(xí)如何編寫進度下載、IP查詢器！免費下載

  資源簡介：用易語言編寫的經(jīng)典源代碼。。提供給新手學(xué)習(xí)如何編寫進度下載、IP查詢器！

  標簽： 編寫 語言 源代碼

  上傳時間： 2014-01-24

  上傳用戶：playboys0

• 一個用verilog語言編寫的用來模擬交通信號燈的程序免費下載

  資源簡介：一個用verilog語言編寫的用來模擬交通信號燈的程序，包含測試文件

  標簽： verilog 語言 編寫 模擬

  上傳時間： 2013-12-10

  上傳用戶：pinksun9

• verilog語言編寫的LDPC編碼程序免費下載

  資源簡介：verilog語言編寫的LDPC編碼程序

  標簽： verilog LDPC 語言 編寫

  上傳時間： 2016-05-09

  上傳用戶：hakim

• 用verilog語言編寫的神經(jīng)元權(quán)值連接的源代碼,供大家享用,但是注釋很少.免費下載

  資源簡介：用verilog語言編寫的神經(jīng)元權(quán)值連接的源代碼,供大家享用,但是注釋很少.

  標簽： verilog 語言 編寫 源代碼

  上傳時間： 2014-01-15

  上傳用戶：731140412