一個很好的對不同F(xiàn)PGA時芯片的選擇資料,對你的設計很有幫助
標簽： FPGA 芯片
上傳時間： 2013-08-20
上傳用戶：maricle
描述了一個用于微波傳輸設備的16QAM接收機解調(diào)芯片的FPGA實現(xiàn),芯片集成了定時恢復、載波恢復和自適應盲判決反饋均衡器(DFE),采用恒模算法(CMA)作為均衡算法。芯片支持高達25M波特的符號速率,在一片EP1C12Q240C8(ALTERA)上實現(xiàn),即將用于量產(chǎn)的微波傳輸設備中。\\r\\n
標簽： FPGA QAM 16 接收機
上傳時間： 2013-08-22
上傳用戶：23333
采用Verilog語言,實現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲起來
標簽： Verilog FPGA 語言 控制
上傳時間： 2013-09-01
上傳用戶：喵米米米
RSA密碼芯片的FPGA實現(xiàn)\r\n請有需要的人來下載
標簽： FPGA RSA 密碼芯片
上傳用戶：tangsiyun
這是一段控制1394芯片的cpld的verilog程序,可以參考,在實際項目中已經(jīng)采用.
標簽： verilog 1394 cpld 控制
上傳時間： 2013-09-04
上傳用戶：pkkkkp
lm3s系列芯片的sch庫和pcb庫,省去自己重新畫庫的麻煩,值得一看哦!
標簽： lm3s sch pcb 系列芯片
上傳時間： 2013-09-13
上傳用戶：kernor
C8051F020芯片的多功能計數(shù)器設計
標簽： C8051F020 芯片 多功能 計數(shù)器
上傳時間： 2014-01-24
上傳用戶：362279997
秒表課程設計，非單片機的，基于74芯片的
標簽： 單片機 74芯片
上傳時間： 2013-11-23
上傳用戶：whenfly
為了提高數(shù)字集成電路芯片的驅(qū)動能力，采用優(yōu)化比例因子的等比緩沖器鏈方法，通過Hspice軟件仿真和版圖設計測試，提出了一種基于CSMC 2P2M 0.6 μm CMOS工藝的輸出緩沖電路設計方案。本文完成了系統(tǒng)的電原理圖設計和版圖設計，整體電路采用Hspice和CSMC 2P2M 的0.6 μm CMOS工藝的工藝庫（06mixddct02v24）仿真，基于CSMC 2P2M 0.6 μm CMOS工藝完成版圖設計，并在一款多功能數(shù)字芯片上使用，版圖面積為1 mm×1 mm，并參與MPW（多項目晶圓）計劃流片，流片測試結果表明，在輸出負載很大時，本設計能提供足夠的驅(qū)動電流，同時延遲時間短、并占用版圖面積小。
標簽： CMOS 工藝 多功能 數(shù)字芯片
上傳時間： 2013-10-09
上傳用戶：小鵬
各種集成芯片的封裝尺寸，學習PCB的必備材料
標簽： 集成芯片 封裝尺寸
上傳時間： 2013-11-07
上傳用戶：zczc
蟲蟲下載站版權所有 京ICP備2021023401號-1
<bdo id="k2ika"></bdo>
