亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

Ewb-v

  • 基于PSD的微位移傳感器建模的實現方法

      為了正確反映基于光電位置敏感器(PSD)的微位移傳感器的特性,首先介紹了一維光電位置敏感器的工作原理并分析了利用PSD結合光學三角測量法將位移信號轉換成電壓信號的工作原理,得出基于PSD的微位移傳感器被測試件位移量與相關測量電路輸出電壓(S,V)關系特征,然后基于最小二乘估計算法基本原理, 提出了運用MATLAB語言建立PSD的為了正確反映基于光電位置敏感器(PSD)的微位移傳感器的特性,首先介紹了一維光電位置敏感器的工作原理并分析了利用PSD結合光學三角測量法將位移信號轉換成電壓信號的工作原理,得出基于PSD的微位移傳感器被測試件位移量與相關測量電路輸出電壓(S,V)關系特征,然后基于最小二乘估計算法基本原理, 提出了運用MATLAB語言建立PSD的微位移傳感器(S,V)關系特征的數學模型的方法, 給出了建模的程序流程圖以及仿真結果。微位移傳感器(S,V)關系特征的數學模型的方法, 給出了建模的程序流程圖以及仿真結果。

    標簽: PSD 微位移傳感器 建模 實現方法

    上傳時間: 2014-07-26

    上傳用戶:R50974

  • 電子電路百科全書

    該電路集包括了從業界享有盛名的公司搜集到的大量最新電路,體現了豐富的設計思想。為便于讀者理解和應用這些電路,本書幾乎對每個電路都附有簡要說明。$ C' I" t% P5 l3 V. l0 K, B 本書可供電子技術工作者、高等院校和中等專科學校師生、電子愛好者閱讀和參考。( H& s, \, z6 ~% D: @

    標簽: 電子電路 百科

    上傳時間: 2013-10-19

    上傳用戶:songnanhua

  • MOTION BUILDER 使用說明書Ver.2

    MOTION BUILDER Ver.2 是用于監控 KV-H20/H20S/H40S/H20G 的參數設定以及當前動作狀態的軟件。 在 PC 上可以設定復雜的參數,并可以在顯示畫面上監控正在運行的 KV-H20/H20S/H40S/H20G。 關于 MOTION BUILDER Ver.2 概要、功能與使用方法的詳細說明。在安裝之前,請仔細閱讀本手冊,并充分 理解。 注意 1、使用 MOTION BUILDER Ver.2 時,必須在可以使用 KV-H20/H20S/H40S/H20G 上 連接的緊急停止開關的地方使用。 通訊異常時,不接受 MOTION BUILDER Ver.2 的“強制停止”,可能會導致事故指示發生。發生通信異常時,MOTION BUILDER Ver.2 的“強制停止”按鈕將不起作用。 2、JOG 過程中,不能采用斷開 PLC 的連接電纜等手段停止通訊。 KV-H20/H20S/H40S/H20G 單元的 JOG 繼電器會一直保持 ON,機器繼續運轉,并可能導致事故發生。 3、執行監控或者寫入參數(設定)時,不能斷開和 PLC 的連接電纜。 否則會發生通訊錯誤,PC 可能會被重啟。KV-H20/H20S/H40S/H20G 內的數據可 能會損壞。 4、在 RUN 過程中,KV-1000/700 進行 JOG 示教時,必須在 PROG 模式下實施。 如果掃描時間較長,則反映的時間變長,且可能發生無法預料的動作。 5、發送到  KV-1000/700  的單元設定信息必須與當前打開的梯形圖程序的單元設定信 息一致。如果設定信息不同,則顯示錯誤,且不運行。 6、錯誤操作或者靜電等會引起數據變化或者去失,為了保護數據,請定期進行備份。 指示 關于數據的變化或者消失引起的損失,本公司不負任何責任,請諒解。 7、保存數據時,如果需要保留原來保存的數據,則選擇“重命名保存”。 如果“覆蓋保存”則會失去原來保存的數據。 運行環境及系統配置 運行 MOTION BUILDER Ver.2 ,必須具備如下環境。 請確認您使用的系統是否符合如下條件、是否備齊了必需的設備。 對應的 PC 機型 •  IBM PC 以及 PC/AT 兼容機(DOS/V) 系統配置 •  CPU Pentium 133 MHz 以上 支持 Windows 的打印 (推薦 Pentium 200 MHz 以上) •  內存容量擴展內存  64MB 以上 •  硬盤可用空間  20MB 以上 •  CD-ROM 驅動器 •  接口  RS-232C 或者 USB

    標簽: BUILDER MOTION Ver 使用說明書

    上傳時間: 2013-10-08

    上傳用戶:fujiura

  • 單片機開發板配套52個程序(c語言源代碼)

    買的開發板上帶的52個應用于實物的程序,希望對大家有幫助

    標簽: 單片機開發板 c語言 程序 源代碼

    上傳時間: 2013-11-04

    上傳用戶:xymbian

  • ADI在線工具簡化工程師的設計

      創新、效能、卓越是ADI公司的文化支柱。作為業界公認的全球領先數據轉換和信號調理技術領先者,我們除了提供成千上萬種產品以外,還開發了全面的設計工具,以便客戶在整個設計階段都能輕松快捷地評估電路。

    標簽: ADI 在線工具 工程師

    上傳時間: 2013-11-25

    上傳用戶:kachleen

  • EWB電路仿真軟件(使用方便簡單)

    這個可以仿真電路!

    標簽: EWB 電路仿真軟件

    上傳時間: 2013-11-24

    上傳用戶:ddddddos

  • PCB阻抗匹配計算工具(附教程)

    附件是一款PCB阻抗匹配計算工具,點擊CITS25.exe直接打開使用,無需安裝。附件還帶有PCB連板的一些計算方法,連板的排法和PCB聯板的設計驗驗。 PCB設計的經驗建議:       1.一般連板長寬比率為1:1~2.5:1,同時注意For FuJi Machine:a.最大進板尺寸為:450*350mm,       2.針對有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位.     3.連板方向以同一方向為優先,考量對稱防呆,特殊情況另作處理.     4.連板掏空長度超過板長度的1/2時,需加補強邊.       5.陰陽板的設計需作特殊考量.       6.工藝邊需根據實際需要作設計調整,軌道邊一般不少於6mm,實際中需考量板邊零件的排布,軌道設備正常卡壓距離為不少於3mm,及符合實際要求下的連板經濟性.       7.FIDUCIAL MARK或稱光學定位點,一般設計在對角處,為2個或4個,同時MARK點面需平整,無氧化,脫落現象;定位孔設計在板邊,為對稱設計,一般為4個,直徑為3mm,公差為±0.01inch.       8.V-cut深度需根據連板大小及基板板厚考量,角度建議為不少於45°.       9.連板設計的同時,需基於基板的分板方式考量<人工(治具)還是使用分板設備>.  10.使用針孔(郵票孔)聯接:需請考慮斷裂后的毛刺,及是否影響COB工序的Bonding機上的夾具穩定工作,還應考慮是否有無影響插件過軌道,及是否影響裝配組裝. 

    標簽: PCB 阻抗匹配 計算工具 教程

    上傳時間: 2014-12-31

    上傳用戶:sunshine1402

  • V帶傳動

    軟件

    標簽: 傳動

    上傳時間: 2013-11-14

    上傳用戶:zukfu

  • Electronic Workbench V5.0c/5.2(漢化版)

         ELECTRONICS  WORKBENCH  EDA(以下簡稱EWB)軟件是交互圖像技術有限公司(INTERACTIVE  IMAGE  TECHNOLOGIES  Ltd)在八十年代末推出的EDA軟件,其EWB5.0于96年推出,占用硬盤空間很小,只有16M,是個模擬電路和數字電路混合仿真的EDA軟件,它的仿真功能十分強大,可以幾乎100%地仿真出真實電路的結果,而且它在桌面上提供了各種各樣的電子工具,如萬用表、示波器、信號發生器、邏輯分析儀等等,它的器件庫中則包含了許多大公司的晶體管元器件、集成電路和數字門電路,器件庫中沒有的元器件,還可以由外部模塊導入,在眾多的電路仿真軟件中,EWB是最容易學會的,它的工作界面非常直觀,原理圖和各種工具都在同一個窗口內,未接觸過它的人稍加學習就可以很熟練地使用該軟件,對于電子設計工作者來說,它是個極好的EDA工具,許多電路你無需動用烙鐵就可得知它的結果,而且若想更換元器件或改變元器件參數,只需點點鼠標即可,它也可以作為電學知識的輔助教學軟件使用,利用它可以直接從屏幕上看到各種電路的輸出波形。EWB的兼容性也較好,其文件格式可以導出成能被ORCAD或PROTEL讀取的格式,它是筆者最喜歡的EDA軟件之一,

    標簽: Electronic Workbench 5.0 5.2

    上傳時間: 2013-10-21

    上傳用戶:wangyi39

  • 如何仿真IP核(建立modelsim仿真庫完整解析)

      IP核生成文件:(Xilinx/Altera 同)   IP核生成器生成 ip 后有兩個文件對我們比較有用,假設生成了一個 asyn_fifo 的核,則asyn_fifo.veo 給出了例化該核方式(或者在 Edit-》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式)。asyn_fifo.v 是該核的行為模型,主要調用了 xilinx 行為模型庫的模塊,仿真時該文件也要加入工程。(在 ISE中點中該核,在對應的 processes 窗口中運行“ View Verilog Functional Model ”即可查看該 .v 文件)。如下圖所示。

    標簽: modelsim 仿真 IP核 仿真庫

    上傳時間: 2013-10-20

    上傳用戶:lingfei

主站蜘蛛池模板: 衡山县| 五寨县| 本溪市| 石楼县| 安达市| 岑巩县| 鹰潭市| 南阳市| 东港市| 云安县| 阿拉尔市| 连山| 电白县| 鸡泽县| 石泉县| 宁城县| 海盐县| 施甸县| 丰镇市| 兰州市| 湘潭市| 漾濞| 嘉定区| 天峻县| 高密市| 和田县| 阜平县| 正阳县| 洞头县| 安宁市| 武宣县| 禄劝| 普宁市| 谷城县| 富顺县| 岚皋县| 宜都市| 岱山县| 富蕴县| 武宁县| 方山县|