近年來，在鋼鐵材質(zhì)質(zhì)量檢測的研究領(lǐng)域，電磁無損檢測方法以其非破壞性和簡便快速的優(yōu)點取得了大量成果，然而對于鋼材及其制品的混料、硬度和裂紋質(zhì)量檢測還存在許多難題.如用傳統(tǒng)檢測平臺檢測鋼鐵件硬度的檢測精度和速度都不夠理想。 基于上述情況，論文將先進(jìn)的SOPC技術(shù)應(yīng)用到鋼鐵件的電磁無損檢測中。SOPC技術(shù)將處理器、存儲器、IO接口、各種外圍設(shè)備等系統(tǒng)設(shè)計需要的部件集成到一個可編程邏輯器件上，構(gòu)建成一個可編程的片上系統(tǒng)。 論文詳細(xì)論述了基于FPGA的電磁無損檢測試驗裝置的理論基礎(chǔ)，并在此基礎(chǔ)上給出了總體設(shè)計方案。全文著重敘述了系統(tǒng)的模擬部分，系統(tǒng)配置以及軟件部分的整個設(shè)計過程。利用QuartusⅡ自定義外設(shè)和Avalon總線多主并行處理的特點，采用Vefilog HDL，語言實現(xiàn)激勵信號發(fā)生器和高速數(shù)據(jù)采集器，使得信號激勵和信號采集在同一片芯片中實現(xiàn)，從而提高了信號及信號處理的精確度。由于電磁檢測對多種參數(shù)的敏感反應(yīng)，必須抑制由此引入的多種因素的干擾，利用FIR數(shù)字濾波和相關(guān)方法從眾多的干擾信號中提取出有效信號的幅度和相位，同時利用NiosⅡC2H功能對濾波模塊進(jìn)行硬件加速處理，大大提高了信號處理的速度。利用最小二乘法建立回歸方程模型進(jìn)行無損檢測。最后運(yùn)用此電磁無損檢測系統(tǒng)對軸承鋼的硬度進(jìn)行了定性測試，取得了較好的檢測結(jié)果。 試驗結(jié)果表明，將SOPC技術(shù)應(yīng)用到電磁無損檢測系統(tǒng)中，系統(tǒng)的檢測速度和檢測精度都有所提高，并使得整個系統(tǒng)在規(guī)模、可靠性、性能指標(biāo)、開發(fā)成本、產(chǎn)品維護(hù)及硬件升級等多方面實現(xiàn)了優(yōu)化。
上傳時間： 2013-06-04
上傳用戶：13081287919
在傳統(tǒng)的電力電子電路中，DC/DC變換器通常采用模擬電路實現(xiàn)電壓或電流的控制。數(shù)字控制與模擬控制相比，有著顯著的優(yōu)點，數(shù)字控制可以實現(xiàn)復(fù)雜的控制策略，同時大大提高系統(tǒng)的可靠性和靈活性，并易于實現(xiàn)系統(tǒng)的智能化。但目前數(shù)字控制基本上限于電力傳動領(lǐng)域，DC/DC變換器由于其開關(guān)頻率較高，一般其外圍功能由DSP或微處理器完成，而控制的核心，如PWM發(fā)生等大多采用專用控制芯片實現(xiàn)。FPGA由于其快速性、靈活性及保密性等優(yōu)點，近年來在數(shù)字控制領(lǐng)域受到越來越多的關(guān)注。基于FPGA的DC/DC變換器是電力電子領(lǐng)域重要的研究方向之一。本文研究了同步Buck變換器的建模、設(shè)計及仿真，采用Xinlix的VIRTEX-Ⅱ PRO FPGA開發(fā)板實現(xiàn)了Buck變換器的全數(shù)字控制。 論文首先從Buck變換器的理論分析入手，根據(jù)它的物理特性，研究了該變換器的狀態(tài)空間平均模型和小信號分析。為了獲得高性能的開關(guān)電源，提出并分析了混雜模型設(shè)計方案，然后進(jìn)行了控制器設(shè)計。并采用MATLAB/SIMULINK建立了同步Buck電路的仿真模型，并進(jìn)行仿真研究。浮點仿真的運(yùn)算精度與溢出問題，影響了仿真的精度。為了克服這些不足，作者采用了定點仿真方法，得到了滿意的仿真結(jié)果。論文還著重論述了開關(guān)電源的數(shù)字控制器部分，數(shù)字控制器一般由三個主要功能模塊組成：模數(shù)轉(zhuǎn)換器、數(shù)字脈寬調(diào)制器(Digital PulseWidth Modulation：DPWM)和數(shù)字補(bǔ)償器。文中重點研究了DPWM和數(shù)字補(bǔ)償器，闡述了目前高頻數(shù)字控制變換器中存在的主要問題，特別是高頻狀態(tài)下DPWM分辨率較低，影響控制精度，甚至引起極限環(huán)(Limit Cycling)現(xiàn)象，對DPWM分辨率的提高與系統(tǒng)硬件工作頻率之間的矛盾、DPWM分辨率與A/D分辨率之間的關(guān)系等問題作了全面深入的分析。論文提出了一種新的提高DPWM分辨率的方法，該方法在不提高系統(tǒng)硬件頻率的前提下，采用軟件使DPWM的分辨率大大提高。作者還設(shè)計了兩種數(shù)字補(bǔ)償器，并進(jìn)行了分析比較，選擇了合適的補(bǔ)償算法，達(dá)到了改善系統(tǒng)性能的目的。 設(shè)計完成后，作者使用ISE 9.1i軟件進(jìn)行了FPGA實現(xiàn)的前、后仿真，驗證了所提出理論及控制算法的正確性。作者完成了Buck電路的硬件制作及基于FPGA的軟件設(shè)計，采用32MHz的硬件晶振實現(xiàn)了11-bit的DPWM分辨率，開關(guān)頻率達(dá)到1MHz，得到了滿意的系統(tǒng)性能，論文最后給出了仿真和實驗結(jié)果。
標(biāo)簽： FPGA DCDC 高頻 數(shù)字
上傳時間： 2013-07-23
上傳用戶：kristycreasy
本論文設(shè)計了一種基于FPGA的高速FIR數(shù)字濾波器,濾波器實現(xiàn)低通濾波,截止頻率為1MHz,通帶波紋小于1 dB,阻帶最大衰減為-40 dB,輸入輸出數(shù)據(jù)為8位二進(jìn)制,采樣頻率為10MHz。 論文首先簡要介紹了數(shù)字濾波器的基本原理和線性FIR數(shù)字濾波器的性質(zhì)、結(jié)構(gòu),根據(jù)濾波器的性能要求選擇窗函數(shù)、確定系數(shù),在算法上為了滿足數(shù)字濾波器的要求,對系數(shù)放大512倍并取整,并用Matlab對數(shù)字濾波器原理進(jìn)行了證明。同時簡述了EDA技術(shù)和FPGA設(shè)計流程。 其次,論文說明了FIR數(shù)字濾波器模塊的劃分,并用Verilog語言在Modelsim環(huán)境下進(jìn)行了功能測試。對于數(shù)字濾波器系數(shù)中的-1,-2,4這些簡單的系數(shù)乘法直接進(jìn)行移位和取反,可以極大的節(jié)省資源和優(yōu)化設(shè)計。而對普通系數(shù)乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速實現(xiàn)了乘積的運(yùn)算；另外,在本設(shè)計進(jìn)行部分積累加時,采用舍取冗余位,主要是根據(jù)設(shè)計時已對系數(shù)進(jìn)行了放大,而輸出時又要將結(jié)果相應(yīng)的縮小,所以在累加時,提前對部分積縮小,從而減少了運(yùn)算量,從時間和資源上都得到了優(yōu)化。 論文的最后分別用Modelsim和Quartus II進(jìn)行了FIR數(shù)字濾波器的前仿真和后仿真,將仿真的結(jié)果和Matlab中原理驗證時得到的理想值進(jìn)行了比較,并對所產(chǎn)生的誤差進(jìn)行了分析。仿真結(jié)果表明：本16階FIR數(shù)字濾波器設(shè)計能夠?qū)崿F(xiàn)截止頻率為1MHz的低通濾波,并且工作頻率可達(dá)150MHz以上。
標(biāo)簽： FPGA FIR 數(shù)字 濾波器設(shè)計
上傳時間： 2013-07-15
上傳用戶：lanwei
激光測距是一種非接觸式的測量技術(shù)，已被廣泛使用于遙感、精密測量、工程建設(shè)、安全監(jiān)測以及智能控制等領(lǐng)域。早期的激光測距系統(tǒng)在激光接收機(jī)中通過分立的單元電路處理激光發(fā)、收信號以測量光脈沖往返時間，使得開發(fā)成本高、電路復(fù)雜，調(diào)試?yán)щy，精度以及可靠性相對較差，體積和重量也較大，且沒有與其他儀器相匹配的標(biāo)準(zhǔn)接口，上述缺陷阻礙了激光測距系統(tǒng)的普及應(yīng)用。 本文針對激光測距信號處理系統(tǒng)設(shè)計了一套全數(shù)字集成方案，除激光發(fā)射、接收電路以外，將信號發(fā)生、信號采集、綜合控制、數(shù)據(jù)處理和數(shù)據(jù)傳輸五個部分集成為一塊專用集成電路。這樣就不再需要DA轉(zhuǎn)換和AD轉(zhuǎn)換電路和濾波處理等模塊，可以直接對信號進(jìn)行數(shù)字信號處理。與分立的單元電路構(gòu)成的激光測距信號處琿相比，可以大大降低激光測距系統(tǒng)的成本，縮短激光測距的研制周期。并且由于專用集成電路帶有標(biāo)準(zhǔn)的RS232接口，可以直接與通信模塊連接，構(gòu)成激光遙測實時監(jiān)控系統(tǒng)，通過LED實時顯示測距結(jié)果。這樣使得激光測距系統(tǒng)只需由激光器LD、接收PD和一片集成電路組成即可，提出了橋梁的位移監(jiān)測技術(shù)方法，并設(shè)計出一種針對橋梁的位移監(jiān)測的具有既便攜、有效又經(jīng)濟(jì)實用的監(jiān)測樣機(jī)。 本文基于xil inx公司提供的開發(fā)環(huán)境(ise8.2)、和Virtex2P系列XC2VP30的開發(fā)版來設(shè)計的，提出一種基于方波的利用DCM(數(shù)字時鐘管理器)檢相的相位式測距方法；采用三把側(cè)尺頻率分別是30MHz、3MHz、lOkHz，對應(yīng)的測尺長度分別為5米、50米和15000米，對應(yīng)的精度分別為±0.02米、±0.5米和±5米。設(shè)計了一套激光測距全數(shù)字信號處理系統(tǒng)。為了證明本系統(tǒng)的準(zhǔn)確性，另外設(shè)計了一套利用延時的方法來模擬激光光路，經(jīng)過測試，證明利用DCM檢相的相位式測距方法對于橋梁的位移監(jiān)測是可行的，測量精度和測量結(jié)果也滿足設(shè)計方案要求。
標(biāo)簽： FPGA 全數(shù)字 信號處理 激光測距
上傳時間： 2013-06-12
上傳用戶：fanboynet
超聲診斷技術(shù)具有安全、無痛苦、無損害、方法簡便、適應(yīng)面廣、直觀、顯像清晰、可重復(fù)檢查、對軟組織鑒別能力強(qiáng)、診斷準(zhǔn)確性高、靈活以及價廉等優(yōu)點，已經(jīng)成為當(dāng)代醫(yī)學(xué)圖像診斷中的首選技術(shù)。眼科超聲診斷儀是超聲診斷中的一種專科設(shè)備，它可以用來診斷視網(wǎng)膜脫落、眼內(nèi)和眼眶腫瘤、玻璃體混濁、出血、眼底病變及眼內(nèi)異物等疾病。近年來，隨著數(shù)字信號處理、硬件軟件設(shè)計能力以及材料學(xué)等方面的快速發(fā)展，眼科超聲診斷儀在多方面都有了長足的進(jìn)步。這其中數(shù)字化眼科超聲診斷儀是發(fā)展的重點。 本文從超聲診斷儀原理及設(shè)計入手，著重描述了該系統(tǒng)的軟硬件結(jié)構(gòu)，同時對超聲信號進(jìn)行數(shù)字化處理的各個子模塊進(jìn)行了介紹，并結(jié)合各種數(shù)字信號處理方法的特點，對現(xiàn)成可編程門陣列的結(jié)構(gòu)特點、編程原理及設(shè)計流程作了簡單介紹。在此基礎(chǔ)上，著重討論了FIR濾波器的設(shè)計并得以在FPGA實現(xiàn)，應(yīng)用于信號處理各子模塊中。最后通過構(gòu)建實驗?zāi)Ｐ万炞C了系統(tǒng)各階段信號處理的有效性。對正常人體眼球田眼眶進(jìn)行檢測，獲得了很好的回波信號。本設(shè)計對眼科高頻超聲回波信號具有良好的實時處理能力，達(dá)到了設(shè)計要求，具有良好的應(yīng)用前景。
上傳時間： 2013-06-05
上傳用戶：1583060504
軟件無線電DDC(數(shù)字下變頻)系統(tǒng)作為前端ADC與后端通用DSP器件之間的橋梁，通過降低數(shù)據(jù)流的速率，把低速數(shù)據(jù)送給后端通用DSP器件進(jìn)行處理，其性能的優(yōu)劣將對整個軟件無線電系統(tǒng)的穩(wěn)定性產(chǎn)生直接影響。采用專用DDC芯片完成數(shù)字下變頻，雖然具有抽取比大、性能穩(wěn)定等優(yōu)點，但價格昂貴，靈活性不強(qiáng)，不能充分體現(xiàn)軟件無線電的優(yōu)勢。FPGA工藝發(fā)展迅速，處理能力大大增強(qiáng)，相對于ASIC、DSP來說具有吞吐量高、開發(fā)周期短、可實現(xiàn)在線重構(gòu)等諸多優(yōu)勢。正因為這些優(yōu)點，使得FPGA在軟件無線電的研究和開發(fā)中起著越來越重要的作用。 本次設(shè)計的目標(biāo)是在一塊FPGA芯片上實現(xiàn)單通道數(shù)字下變頻系統(tǒng)。現(xiàn)階段主要對軟件無線電數(shù)字下變頻器的FPGA實現(xiàn)方法進(jìn)行了研究分析，重點完成了其主要模塊的設(shè)計和仿真以及初步的系統(tǒng)級驗證。 論文首先對軟件無線電數(shù)字下變頻的國內(nèi)外現(xiàn)狀進(jìn)行了分析，然后對FPGA實現(xiàn)數(shù)字下變頻設(shè)計的優(yōu)勢作了闡述。在對軟件無線電理論基礎(chǔ)、數(shù)字信號處理的相關(guān)知識深入研究的基礎(chǔ)上重點研究軟件無線電數(shù)字下變頻技術(shù)。對數(shù)字下變頻的NCO、混頻、CIC、HB、FIR模塊的實現(xiàn)方法進(jìn)行深入研究，在：MATLAB中設(shè)定整體系統(tǒng)方案、完成模塊劃分和接口定義，并對部分模塊建立數(shù)學(xué)模型并仿真、對模塊的性能進(jìn)行優(yōu)化。從數(shù)字下變頻的系統(tǒng)層次上考慮了各模塊彼此問的性能制約，從而選擇合理配置、優(yōu)化系統(tǒng)結(jié)構(gòu)以獲得模塊間的性能均衡和系統(tǒng)性能的最優(yōu)化。最后通過使用編寫'Verilog程序和調(diào)用部分lP Core相結(jié)合的方法完成數(shù)字下變頻各個模塊的設(shè)計并完成仿真和調(diào)試。結(jié)果表明設(shè)計的思想和結(jié)構(gòu)是正確的，在下一步工作中主要完成系統(tǒng)的板級調(diào)試。
上傳時間： 2013-04-24
上傳用戶：隱界最新
正交頻分復(fù)用(OFDM)技術(shù)是一種多載波數(shù)字調(diào)制技術(shù)，具有頻譜利用率高、抗多徑干擾能力強(qiáng)、成本低等特點，適合無線通信的高速化、寬帶化及移動化的需求，將成為下一代無線通信系統(tǒng)(4G)的核心調(diào)制傳輸技術(shù)。 本文首先描述了OFDM技術(shù)的基本原理。對OFDM的調(diào)制解調(diào)以及其中涉及的特性和關(guān)鍵技術(shù)等做了理論上的分析，指出了OFDM區(qū)別于其他調(diào)制技術(shù)的巨大優(yōu)勢；然后針對OFDM中的信道估計技術(shù)，深入分析了基于FFT級聯(lián)的信道估計理論和基于聯(lián)合最大似然函數(shù)的半盲分組估計理論，在此基礎(chǔ)上詳細(xì)研究描述了用于OFDM系統(tǒng)的迭代的最大似然估計算法，并利用Matlab做了相應(yīng)的仿真比較，驗證了它們的有效性。 而后，在Matlab中應(yīng)用Simulink工具構(gòu)建OFDM系統(tǒng)仿真平臺。在此平臺上，對OFDM系統(tǒng)在多徑衰落、高斯白噪聲等多種不同的模型參數(shù)下進(jìn)行了仿真，并給出了數(shù)據(jù)曲線，通過分析結(jié)果可正確評價OFDM系統(tǒng)在多個方面的性能。 在綜合了OFDM的系統(tǒng)架構(gòu)和仿真分析之后，設(shè)計并實現(xiàn)了基于FPGA的OFDM調(diào)制解調(diào)系統(tǒng)。首先根據(jù)802.16協(xié)議和OFDM系統(tǒng)的具體要求，設(shè)定了合理的參數(shù)；然后從調(diào)制器和解調(diào)器的具體組成模塊入手，對串/并轉(zhuǎn)換，QPSK映射，過采樣處理，插入導(dǎo)頻，添加循環(huán)前綴，IFFT/FFT，幀同步檢測等各個模塊進(jìn)行硬件設(shè)計，詳細(xì)介紹了各個模塊的設(shè)計和實現(xiàn)過程，并給出了相應(yīng)的仿真波形和參數(shù)說明。其中，針對定點運(yùn)算的局限性，為系統(tǒng)設(shè)計并自定義了24位的浮點運(yùn)算格式，參與傅立葉反變換和傅立葉變換的運(yùn)算，在系統(tǒng)參數(shù)允許的范圍內(nèi)，充分利用了有限資源，提高了系統(tǒng)運(yùn)算精度；然后重點描述了基于FPGA的快速傅立葉變換算法的改進(jìn)、優(yōu)化和設(shè)計實現(xiàn)，針對原始快速傅立葉變換FPGA實現(xiàn)算法運(yùn)算空閑時間過多，資源占用較大的問題，提出了帶有流水作業(yè)功能、資源占用較少的快速傅立葉變換優(yōu)化算法設(shè)計方案，使之運(yùn)用于OFDM基帶處理系統(tǒng)當(dāng)中并加以實現(xiàn)，結(jié)果滿足系統(tǒng)參數(shù)的需求。最后以理論分析為依據(jù)，對整個OFDM的基帶處理系統(tǒng)進(jìn)行了系統(tǒng)調(diào)試與性能分析，證明了設(shè)計的可行性。 綜上所述，本文完成了一個基于FPGA的OFDM基帶處理系統(tǒng)的設(shè)計、仿真和實現(xiàn)。本設(shè)計為OFDM通信系統(tǒng)的進(jìn)一步改進(jìn)提供了大量有用的數(shù)據(jù)。
標(biāo)簽： FPGA OFDM 調(diào)制解調(diào)器
上傳時間： 2013-04-24
上傳用戶：vaidya1bond007b1
偏移正交相移鍵控(OQPSK：Offset Quadrature Phase Shift Keying)調(diào)制技術(shù)是一種恒包絡(luò)調(diào)制技術(shù)，具有頻譜利用率高、頻譜特性好等特點，廣泛應(yīng)用于衛(wèi)星通信和移動通信領(lǐng)域。 論文以某型偵收設(shè)備中OQPSK解調(diào)器的全數(shù)字化為研究背景，設(shè)計并實現(xiàn)了基于FPGA的全數(shù)字OQPSK調(diào)制解調(diào)器，其中調(diào)制器主要用于仿真未知信號，作為測試信號源。論文研究了全數(shù)字OQPSK調(diào)制解調(diào)的基本算法，包括成形濾波器、NCO模型、載波恢復(fù)、定時恢復(fù)等；完成了整個調(diào)制解調(diào)算法的MATLAB仿真。在此基礎(chǔ)上，采用VHDL硬件描述語言在Xilinx公司ISE7.1開發(fā)環(huán)境下設(shè)計并實現(xiàn)了各個算法模塊，并在硬件平臺上加以實現(xiàn)。通過實際現(xiàn)場測試，實現(xiàn)了對所偵收信號的正確解調(diào)。論文還實現(xiàn)了解調(diào)器的百兆以太網(wǎng)接口，使得系統(tǒng)可以方便地將解調(diào)數(shù)據(jù)發(fā)送給計算機(jī)進(jìn)行后續(xù)處理。
標(biāo)簽： OQPSK FPGA 調(diào)制解調(diào)器
上傳時間： 2013-05-19
上傳用戶：zl123！@#
本文以Turbo碼編譯碼器的FPGA實現(xiàn)為目標(biāo)，對Turbo碼的編譯碼算法和用硬件語言將其實現(xiàn)進(jìn)行了深入的研究。 首先，在理論上對Turbo碼的編譯碼原理進(jìn)行了介紹，確定了Max-log-MAF算法的譯碼算法，結(jié)合CCSDS標(biāo)準(zhǔn)，在實現(xiàn)編碼器時，針對標(biāo)準(zhǔn)中給定的幀長、碼率與交織算法，以及偽隨機(jī)序列模塊與幀同步模塊，提出了相應(yīng)解決方案；而在相應(yīng)的譯碼器設(shè)計中，采用了FPGA設(shè)計中“自上而下”的設(shè)計方法，權(quán)衡硬件實現(xiàn)復(fù)雜度與處理時延等因素，優(yōu)先考慮面積因素，提高元件的重復(fù)利用率和降低電路復(fù)雜度，來實現(xiàn)Turbo碼的Max-log-MAP算法譯碼。把整個系統(tǒng)分割成不同的功能模塊，分別闡述了實現(xiàn)過程。 然后，基于Verilog HDL 設(shè)計出12位固點數(shù)據(jù)的Turbo編譯碼器以及仿真驗證平臺，與用Matlab語言設(shè)計的相同指標(biāo)的浮點數(shù)據(jù)譯碼器進(jìn)行性能比較，得到該設(shè)計的功能驗證。 最后，研究了Tuxbo碼譯碼器幾項最新技術(shù)，如滑動窗譯碼，歸一化處理，停止迭代技術(shù)結(jié)合流水線電路設(shè)計，將改進(jìn)后的譯碼器與先前設(shè)計的譯碼器分別在ISE開發(fā)環(huán)境中針對目標(biāo)器件xilinx Virtex-Ⅱ500進(jìn)行電路綜合，證實了這些改進(jìn)技術(shù)能有效地提高譯碼器的吞吐量，減少譯碼時延和存儲器面積從而降低功耗。
上傳時間： 2013-04-24
上傳用戶：haohaoxuexi
本文介紹了一種采用單片F(xiàn)PGA 芯片進(jìn)行出租車計費(fèi)器的設(shè)計方法，主要闡述如何使用新興的EDA 器件取代傳統(tǒng)的電子設(shè)計方法，利用FPGA 的可編程性，簡潔而又多變的設(shè)計方法，縮短了研發(fā)周期，同時使出租車計費(fèi)器體積更小功能更強(qiáng)大。本設(shè)計不僅實現(xiàn)了出租車計費(fèi)器所需的一些基本功能，同時考慮到出租車行業(yè)的一些特殊性，更注重了把一些新的思路加入到設(shè)計中。主要包括采用了FPGA 芯片，使用VHDL 語言進(jìn)行編程，使其具有了更強(qiáng)的移植性，更加利于產(chǎn)品升級；利用LCD 液晶顯示取代了傳統(tǒng)的LED顯示，使其在顯示時更靈活多變，可以按需要改變顯示內(nèi)容而不拘泥于硬件； 靈活的計價標(biāo)準(zhǔn)設(shè)定使得油價波動等成本因數(shù)和出租車價格聯(lián)動成為可能； 同時也增加了統(tǒng)計功能、密碼設(shè)定、超速警報、路橋費(fèi)等新的功能使得本設(shè)計更加具有實用價值。
標(biāo)簽： FPGA 出租車計費(fèi)器
上傳時間： 2013-08-02
上傳用戶：sardinescn
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
