這篇論文以數(shù)字電視條件接收系統(tǒng)為研究對(duì)象，系統(tǒng)硬件設(shè)計(jì)以DSP和FPGA為實(shí)現(xiàn)平臺(tái)，采用以DSP實(shí)現(xiàn)其加密算法、以FPGA實(shí)現(xiàn)其外圍電路，對(duì)數(shù)字電視條件接收系統(tǒng)進(jìn)行設(shè)計(jì)。首先根據(jù)數(shù)字電視條件接收系統(tǒng)的原理及其軟硬分離的發(fā)展趨勢(shì)，提出采用 DSP+FPGA結(jié)構(gòu)的設(shè)計(jì)方式，將ECC與AES加密算法應(yīng)用于SK與CW的加密；根據(jù)其原理對(duì)系統(tǒng)進(jìn)行總體設(shè)計(jì)，同時(shí)對(duì)系統(tǒng)各部分的硬件原理圖進(jìn)行詳細(xì)設(shè)計(jì)，并進(jìn)行 PCB設(shè)計(jì)。其次采用從上而下的設(shè)計(jì)方式，對(duì)FPGA實(shí)現(xiàn)的邏輯功能劃分為各個(gè)功能模塊，然后再對(duì)各個(gè)模塊進(jìn)行設(shè)計(jì)、仿真。采用Quartus Ⅱ7.2軟件對(duì)FPGA實(shí)現(xiàn)的邏輯功能進(jìn)行設(shè)計(jì)、仿真。仿真結(jié)果表明：基于通用加擾算法(CSA)的加擾器模塊，滿足TS流加擾要求；塊加密模塊的最高時(shí)鐘頻率達(dá)到229.89MHz，流加密模塊的最高時(shí)鐘頻率達(dá)到331.27MHz，對(duì)于實(shí)際的碼流來說，具有比較大的時(shí)序裕量；DSP接口模塊滿足 ADSP BF-535的讀寫時(shí)序；包處理模塊實(shí)現(xiàn)對(duì)加密后數(shù)據(jù)的包處理。最后對(duì)條件接收系統(tǒng)中加密算法程序采用結(jié)構(gòu)化、模塊化的編程方式進(jìn)行設(shè)計(jì)。 ECC設(shè)計(jì)時(shí)采用C語言與匯編語言混合編程，充分利用兩種編程語言的優(yōu)勢(shì)。將ECC 與AES加密算法在VisualDSP++3.0開發(fā)環(huán)境下進(jìn)行驗(yàn)證，并下載至ADSP BF-535評(píng)估板上運(yùn)行。輸出結(jié)果表明：有限域運(yùn)算匯編語言編程的實(shí)現(xiàn)方式，其運(yùn)行速度明顯提高， 192位加法提高380個(gè)時(shí)鐘周期，32位乘法提高92個(gè)時(shí)鐘周期；ECC與AES達(dá)到加密要求。上述工作對(duì)數(shù)字電視條件接收系統(tǒng)的設(shè)計(jì)具有實(shí)際的應(yīng)用價(jià)值。關(guān)鍵詞：條件接收，DSP，F(xiàn)PGA，ECC，AEs
標(biāo)簽：
DSPFPGA
數(shù)字電視
條件接收系統(tǒng)
上傳時(shí)間：
2013-07-03
上傳用戶：www240697738
