這篇論文以數字電視條件接收系統為研究對象,系統硬件設計以DSP和FPGA為實現平臺,采用以DSP實現其加密算法、以FPGA實現其外圍電路,對數字電視條件接收系統進行設計。首先根據數字電視條件接收系統的原理及其軟硬分離的發展趨勢,提出采用 DSP+FPGA結構的設計方式,將ECC與AES加密算法應用于SK與CW的加密;根據其原理對系統進行總體設計,同時對系統各部分的硬件原理圖進行詳細設計,并進行 PCB設計。其次采用從上而下的設計方式,對FPGA實現的邏輯功能劃分為各個功能模塊,然后再對各個模塊進行設計、仿真。采用Quartus Ⅱ7.2軟件對FPGA實現的邏輯功能進行設計、仿真。仿真結果表明:基于通用加擾算法(CSA)的加擾器模塊,滿足TS流加擾要求;塊加密模塊的最高時鐘頻率達到229.89MHz,流加密模塊的最高時鐘頻率達到331.27MHz,對于實際的碼流來說,具有比較大的時序裕量;DSP接口模塊滿足 ADSP BF-535的讀寫時序;包處理模塊實現對加密后數據的包處理。最后對條件接收系統中加密算法程序采用結構化、模塊化的編程方式進行設計。 ECC設計時采用C語言與匯編語言混合編程,充分利用兩種編程語言的優勢。將ECC 與AES加密算法在VisualDSP++3.0開發環境下進行驗證,并下載至ADSP BF-535評估板上運行。輸出結果表明:有限域運算匯編語言編程的實現方式,其運行速度明顯提高, 192位加法提高380個時鐘周期,32位乘法提高92個時鐘周期;ECC與AES達到加密要求。上述工作對數字電視條件接收系統的設計具有實際的應用價值。關鍵詞:條件接收,DSP,FPGA,ECC,AEs
標簽:
DSPFPGA
數字電視
條件接收系統
上傳時間:
2013-07-03
上傳用戶:www240697738