隨著我國(guó)國(guó)民經(jīng)濟(jì)的高速發(fā)展，國(guó)內(nèi)高速公路、城市道路、停車(chē)場(chǎng)建設(shè)越來(lái)越多，對(duì)交通控制、安全管理的要求也日益提高，智能交通系統(tǒng)( IntelligentTransportation Systems，簡(jiǎn)稱ITS)已成為當(dāng)前交通管理發(fā)展的主要方向，而車(chē)牌識(shí)別系統(tǒng)(License Plate Recognition System，簡(jiǎn)稱LPRS)技術(shù)作為智能交通系統(tǒng)的核心，起著舉足輕重的作用，可以被廣泛地應(yīng)用于高速公路自動(dòng)收費(fèi)(ElectronicToll Collection，簡(jiǎn)稱ETC)、停車(chē)場(chǎng)安全管理、被盜車(chē)輛的追蹤、車(chē)流統(tǒng)計(jì)等。 目前，車(chē)牌識(shí)別系統(tǒng)大多都是基于PC平臺(tái)的，其優(yōu)勢(shì)是實(shí)現(xiàn)容易，但是成本高、實(shí)時(shí)性不強(qiáng)、穩(wěn)定性不高等缺點(diǎn)使其不能廣泛推廣。為了克服以上的缺點(diǎn)，且滿足識(shí)別速度和識(shí)別率的要求，本文在原有車(chē)牌識(shí)別硬件系統(tǒng)設(shè)計(jì)的基礎(chǔ)上做了一定的改進(jìn)(原系統(tǒng)在圖像采集、接口通信、系統(tǒng)穩(wěn)定、脫機(jī)工作等方面存在一定問(wèn)題)，與團(tuán)隊(duì)成員一起設(shè)計(jì)出了新的車(chē)牌識(shí)別硬件系統(tǒng)，采用單DSP+FPGA和雙DSP+FPGA雙板子的方式來(lái)共同實(shí)現(xiàn)(本人負(fù)責(zé)單DSP+FPGA的原理圖和PCB繪制，另一成員負(fù)責(zé)雙DSP+FPGA的原理圖和PCB繪制)。 本文所涉及的該車(chē)牌硬件系統(tǒng)，主要工作由以下幾個(gè)部分組成： 1.團(tuán)隊(duì)共同完成了新車(chē)牌識(shí)別系統(tǒng)的硬件設(shè)計(jì)，采用兩個(gè)板子實(shí)現(xiàn)。其中，本人負(fù)責(zé)單DSP+FPGA板子繪制。 2.團(tuán)隊(duì)一起完成了整個(gè)系統(tǒng)的硬件電路調(diào)試。主要分為如下模塊進(jìn)行調(diào)試：電源，DSP，F(xiàn)PGA，SAA7113H視頻解碼器，LCD液晶顯示和UART接口等。 3.負(fù)責(zé)完成了整個(gè)系統(tǒng)的DSP應(yīng)用程序設(shè)計(jì)。采用DSP/BIOS操作系統(tǒng)來(lái)構(gòu)建系統(tǒng)的框架，添加了多個(gè)任務(wù)對(duì)象進(jìn)行管理系統(tǒng)的調(diào)度；用CSL編寫(xiě)了DSP上的底層驅(qū)動(dòng)：完成了車(chē)牌識(shí)別算法在DSP上的移植與優(yōu)化。 4.參與完成了部分FPGA程序的開(kāi)發(fā)，主要包括圖像采集、存儲(chǔ)、傳輸幾個(gè)模塊等。 最終，本系統(tǒng)實(shí)現(xiàn)了高效、快速的車(chē)牌識(shí)別，各模塊工作穩(wěn)定，能脫機(jī)實(shí)現(xiàn)圖像采集、傳輸、識(shí)別、結(jié)果輸出和顯示為一體化的功能；為以后進(jìn)行高性能的車(chē)牌識(shí)別算法開(kāi)發(fā)提供了一個(gè)很好的硬件平臺(tái)。
標(biāo)簽： FPGA DSP 車(chē)牌識(shí)別
上傳時(shí)間： 2013-04-24
上傳用戶：slforest
無(wú)線傳感器網(wǎng)絡(luò)（Wireless Sensor Networks，WSN）是由大量傳感器節(jié)點(diǎn)組成，這些節(jié)點(diǎn)部署在監(jiān)測(cè)區(qū)域內(nèi)通過(guò)無(wú)線通信方式，形成的一個(gè)多跳自組織的網(wǎng)絡(luò)。整個(gè)網(wǎng)絡(luò)的作用是協(xié)作地感知、采集和處理網(wǎng)絡(luò)覆蓋區(qū)域中監(jiān)測(cè)對(duì)象的信息，并發(fā)送給觀察者，可廣泛應(yīng)用于環(huán)境監(jiān)測(cè)、醫(yī)療護(hù)理、軍事、商業(yè)等多個(gè)領(lǐng)域。 媒體訪問(wèn)控制（Medium Access Control，MAC）協(xié)議處于無(wú)線傳感器網(wǎng)絡(luò)協(xié)議的物理層和路由層之間，用于在傳感器節(jié)點(diǎn)間公平有效地共享通信媒介，對(duì)傳感器網(wǎng)絡(luò)的性能有較大影響。與傳統(tǒng)無(wú)線網(wǎng)絡(luò)不同，提高能量效率和可擴(kuò)展性是無(wú)線傳感器網(wǎng)絡(luò)MAC協(xié)議設(shè)計(jì)的主要目標(biāo)。 本文主要闡述基于FPGA對(duì)IEEE802．15．4 MAC層功能的實(shí)現(xiàn)。首先介紹了無(wú)線傳感器網(wǎng)絡(luò)的體系結(jié)構(gòu)、MAC協(xié)議的設(shè)計(jì)要求以及已有的MAC層協(xié)議，討論了無(wú)線傳感器網(wǎng)絡(luò)MAC層的主要要求和功能。然后詳細(xì)介紹和分析了IEEE802．15．4的MAC協(xié)議，并在此基礎(chǔ)上，通過(guò)NS2平臺(tái)對(duì)MAC層協(xié)議進(jìn)行了仿真，研究不同網(wǎng)絡(luò)負(fù)荷下信道訪問(wèn)機(jī)制的各個(gè)參數(shù)對(duì)吞吐量，丟包率，傳輸延時(shí)的影響，分析了隱蔽站問(wèn)題、確認(rèn)幀機(jī)制。 本文對(duì)MAC層中的主要功能，諸如數(shù)據(jù)收發(fā)、幀處理、信道接入方式以及幀檢驗(yàn)等提出了基于FPGA的硬件解決方法。設(shè)計(jì)選用硬件描述語(yǔ)言VerilogHDL，在QuartusⅡ中完成模塊的綜合和布局布線，在QuartusⅡ和Modelsim中進(jìn)行時(shí)序仿真驗(yàn)證，最終下載到自主設(shè)計(jì)Altera公司的Cyclone開(kāi)發(fā)板中。 對(duì)設(shè)計(jì)的驗(yàn)證采取的是由里及外的方式，先對(duì)系統(tǒng)主模塊的功能進(jìn)行驗(yàn)證，然后下載到與CC2430開(kāi)發(fā)板相連接的FPGA中對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證測(cè)試。驗(yàn)證流程是功能仿真、時(shí)序仿真和板級(jí)調(diào)試，最終通過(guò)測(cè)試，驗(yàn)證了該設(shè)計(jì)的功能。測(cè)試結(jié)果表明，該模塊能滿足無(wú)線傳感器網(wǎng)絡(luò)低速率應(yīng)用環(huán)境的需要，具有優(yōu)良的擴(kuò)展性能，達(dá)到了預(yù)期的設(shè)計(jì)目標(biāo)。
標(biāo)簽： FPGA MAC 無(wú)線傳感器網(wǎng)絡(luò)
上傳時(shí)間： 2013-06-14
上傳用戶：竺羽翎2222
近年來(lái)，以FPGA為代表的數(shù)字系統(tǒng)現(xiàn)場(chǎng)集成技術(shù)取得了快速的發(fā)展，F(xiàn)PGA不但解決了信號(hào)處理系統(tǒng)小型化、低功耗、高可靠性等問(wèn)題，而且基于大規(guī)模FPGA單片系統(tǒng)的片上可編程系統(tǒng)(SOPC)的靈活設(shè)計(jì)方式使其越來(lái)越多的取代ASIC的市場(chǎng)。傳統(tǒng)的通用信號(hào)處理系統(tǒng)使用DSP作為處理核心，系統(tǒng)的可重構(gòu)型不強(qiáng)，F(xiàn)PGA解決了這一問(wèn)題，并且現(xiàn)有的FPGA中，多數(shù)已集成DSP模塊，結(jié)合FPGA較強(qiáng)的信號(hào)并行處理特性使其與DSP信號(hào)處理能力差距很小。因此，F(xiàn)PGA作為處理核心的通用信號(hào)處理系統(tǒng)具有很強(qiáng)的可實(shí)施性。 @@ 基于上述要求，作者設(shè)計(jì)和完成了一個(gè)基于多FPGA的通用實(shí)時(shí)信號(hào)處理系統(tǒng)。該系統(tǒng)采用4片XC3SD1800A作為處理核心，使用DDR2 SDRAM高速存儲(chǔ)實(shí)時(shí)數(shù)據(jù)。作者通過(guò)全面的分析，設(shè)計(jì)了核心板、底板和應(yīng)用板分離系統(tǒng)架構(gòu)。該平臺(tái)能夠根據(jù)實(shí)際需求進(jìn)行靈活的搭配，核心板之間的數(shù)據(jù)傳輸采用了LVDS(低電壓差分信號(hào))技術(shù)，從而使得數(shù)據(jù)能夠穩(wěn)定的以非常高的速率進(jìn)行傳輸。 @@ 本系統(tǒng)屬于高速數(shù)字電路的設(shè)計(jì)范疇，因此必須重視信號(hào)完整性的設(shè)計(jì)與分析問(wèn)題，作者根據(jù)高速電路的設(shè)計(jì)慣例和軟件輔助設(shè)計(jì)的方法，在分析和論證了阻抗控制、PCB堆疊、PCB布局布線等約束的基礎(chǔ)上，順利地完成了PCB繪制與調(diào)試工作。 @@ 作為系統(tǒng)設(shè)計(jì)的重要環(huán)節(jié)，作者還在文中研究了在系統(tǒng)設(shè)計(jì)過(guò)程中出現(xiàn)的電源完整性問(wèn)題，并給出了解決辦法。 @@ LVDS高速數(shù)據(jù)通道接口和DDR2存儲(chǔ)器接口設(shè)計(jì)決定本系統(tǒng)的使用性能，本文基于所選的FPGA芯片進(jìn)行了詳細(xì)的闡述和驗(yàn)證。并結(jié)合系統(tǒng)的核心板和底板，完成了應(yīng)用板，視頻圖像采集、USB、音頻、LCD和LED矩陣模塊顯示等接口的設(shè)計(jì)工作，對(duì)其中的部分接口進(jìn)行了邏輯驗(yàn)證。 @@ 經(jīng)過(guò)測(cè)試，該通用的信號(hào)處理平臺(tái)具有實(shí)時(shí)性好、通用性強(qiáng)、可擴(kuò)展和可重構(gòu)等特點(diǎn)，能夠滿足當(dāng)前一些信號(hào)處理系統(tǒng)對(duì)高速、實(shí)時(shí)處理的要求，可以廣泛應(yīng)用于實(shí)時(shí)信號(hào)處理領(lǐng)域。通過(guò)本平臺(tái)的研究和開(kāi)發(fā)工作，為進(jìn)一步研究和設(shè)計(jì)通用、實(shí)時(shí)信號(hào)處理系統(tǒng)打下了堅(jiān)實(shí)的基礎(chǔ)。 @@關(guān)鍵詞：通用實(shí)時(shí)信號(hào)處理；FPGA；信號(hào)完整性；DDR2；LVDS
標(biāo)簽： FPGA 實(shí)時(shí)信號(hào) 處理系統(tǒng)
上傳時(shí)間： 2013-05-27
上傳用戶：qiaoyue
現(xiàn)代電子系統(tǒng)中，F(xiàn)IR數(shù)字濾波器作為數(shù)字信號(hào)處理技術(shù)的重要組成部分，以其良好的線性特性在許多領(lǐng)域內(nèi)被廣泛的應(yīng)用。在工程實(shí)踐中，往往要求信號(hào)處理具有實(shí)時(shí)性和靈活性，而已有的一些軟件和硬件實(shí)現(xiàn)方式則難以同時(shí)達(dá)到這兩方面的要求。 隨著可編程邏輯器件和EDA技術(shù)的發(fā)展，越來(lái)越多的人開(kāi)始應(yīng)用FPGA實(shí)現(xiàn)FIR濾波器，既保證了信號(hào)處理的實(shí)時(shí)性，又可兼顧靈活性的要求。但是普遍存在的問(wèn)題是不能根據(jù)被濾波信號(hào)特點(diǎn)動(dòng)態(tài)調(diào)整濾波器的濾波系數(shù)，只能完成單一特性的濾波工作。 本文將FPGA的快速性和計(jì)算機(jī)的靈活性通過(guò)USB2.0總線有機(jī)地結(jié)合起來(lái)，設(shè)計(jì)了一個(gè)基于FPGA的可調(diào)參數(shù)FIR濾波系統(tǒng)。此系統(tǒng)由計(jì)算機(jī)根據(jù)各種濾波器指標(biāo)計(jì)算出濾波參數(shù)，通過(guò)USB2.0對(duì)FPGA芯片內(nèi)部的FIR多階濾波器進(jìn)行參數(shù)配置，實(shí)現(xiàn)數(shù)字濾波器參數(shù)可調(diào)；配置后的FPGA濾波單元完成對(duì)A/D采集的信號(hào)進(jìn)行濾波運(yùn)算，濾波后的數(shù)據(jù)經(jīng)過(guò)緩存后通過(guò)USB2.0總線傳輸至計(jì)算機(jī)進(jìn)行顯示、分析和儲(chǔ)存等進(jìn)一步處理。在系統(tǒng)中采用有限狀態(tài)機(jī)對(duì)FPGA參數(shù)配置模式和濾波模式進(jìn)行切換，保證了系統(tǒng)的有序運(yùn)行。 本文通過(guò)性能測(cè)試和應(yīng)用實(shí)例對(duì)系統(tǒng)進(jìn)行驗(yàn)證。實(shí)驗(yàn)證明：該基于FPGA的可調(diào)參數(shù)FIR濾波系統(tǒng)參數(shù)配置方便，可以根據(jù)實(shí)際需要?jiǎng)討B(tài)調(diào)整濾波參數(shù)，并且濾波效果良好，可有效濾除噪聲信號(hào)。
上傳時(shí)間： 2013-07-26
上傳用戶：KSLYZ
本研究針對(duì)目標(biāo)識(shí)別等系統(tǒng)中由于載機(jī)轉(zhuǎn)動(dòng)而使目標(biāo)圖像發(fā)生旋轉(zhuǎn)，給測(cè)量及人眼觀察帶來(lái)的影響，因此需要對(duì)目標(biāo)圖像進(jìn)行實(shí)時(shí)的反旋轉(zhuǎn)處理，對(duì)目前出現(xiàn)的消像旋技術(shù)進(jìn)行分析和比較，選擇從電子學(xué)消旋方法出發(fā)，研究圖像消像旋的方法，并給出了基于FPGA的實(shí)時(shí)消像旋系統(tǒng)的完整結(jié)構(gòu)和相應(yīng)的算法設(shè)計(jì)。 本文在對(duì)電子圖像消旋原理的深入分析的基礎(chǔ)上，設(shè)計(jì)并利用Visual C++6.0軟件仿真實(shí)現(xiàn)了一種優(yōu)化的快速旋轉(zhuǎn)算法，再利用后插值處理保證了圖像的質(zhì)量；構(gòu)建了以ACEX EP1K100為核心的數(shù)字圖像實(shí)時(shí)消像旋系統(tǒng)，利用VHDL硬件描述語(yǔ)言實(shí)現(xiàn)了整個(gè)消像旋算法的FPGA設(shè)計(jì)。該系統(tǒng)利用高速相機(jī)和Camera Link接口傳輸圖像，提高了系統(tǒng)的運(yùn)行速度。利用QuartusII和Matlab軟件對(duì)整個(gè)算法設(shè)計(jì)進(jìn)行混合仿真實(shí)驗(yàn)。實(shí)驗(yàn)結(jié)果表明，該系統(tǒng)能夠成功地對(duì)采集到的灰度圖像進(jìn)行消像旋處理，旋轉(zhuǎn)后的圖像清晰穩(wěn)定，像素誤差小于一個(gè)像素，而且對(duì)于視頻信號(hào)只有一幀的延時(shí)不到20ms，達(dá)到系統(tǒng)參數(shù)要求。
上傳時(shí)間： 2013-07-04
上傳用戶：MATAIYES
隨著半導(dǎo)體制造技術(shù)不斷的進(jìn)步，SOC(System On a Chip)是未來(lái)IC產(chǎn)業(yè)技術(shù)研究關(guān)注的重點(diǎn)。由于SOC設(shè)計(jì)的日趨復(fù)雜化，芯片的面積增大，芯片功能復(fù)雜程度增大，其設(shè)計(jì)驗(yàn)證工作也愈加繁瑣。復(fù)雜ASIC設(shè)計(jì)功能驗(yàn)證已經(jīng)成為整個(gè)設(shè)計(jì)中最大的瓶頸。 使用FPGA系統(tǒng)對(duì)ASIC設(shè)計(jì)進(jìn)行功能驗(yàn)證，就是利用FPGA器件實(shí)現(xiàn)用戶待驗(yàn)證的IC設(shè)計(jì)。利用測(cè)試向量或通過(guò)真實(shí)目標(biāo)系統(tǒng)產(chǎn)生激勵(lì)，驗(yàn)證和測(cè)試芯片的邏輯功能。通過(guò)使用FPGA系統(tǒng)，可在ASIC設(shè)計(jì)的早期，驗(yàn)證芯片設(shè)計(jì)功能，支持硬件、軟件及整個(gè)系統(tǒng)的并行開(kāi)發(fā)，并能檢查硬件和軟件兼容性，同時(shí)還可在目標(biāo)系統(tǒng)中同時(shí)測(cè)試系統(tǒng)中運(yùn)行的實(shí)際軟件。FPGA仿真的突出優(yōu)點(diǎn)是速度快，能夠?qū)崟r(shí)仿真用戶設(shè)計(jì)所需的對(duì)各種輸入激勵(lì)。由于一些SOC驗(yàn)證需要處理大量實(shí)時(shí)數(shù)據(jù)，而FPGA作為硬件系統(tǒng)，突出優(yōu)點(diǎn)是速度快，實(shí)時(shí)性好。可以將SOC軟件調(diào)試系統(tǒng)的開(kāi)發(fā)和ASIC的開(kāi)發(fā)同時(shí)進(jìn)行。 此設(shè)計(jì)以ALTERA公司的FPGA為主體來(lái)構(gòu)建驗(yàn)證系統(tǒng)硬件平臺(tái)，在FPGA中通過(guò)加入嵌入式軟核處理器NIOS II和定制的JTAG(Joint Test ActionGroup)邏輯來(lái)構(gòu)建與PC的調(diào)試驗(yàn)證數(shù)據(jù)鏈路，并采用定制的JTAG邏輯產(chǎn)生測(cè)試向量，通過(guò)JTAG控制SOC目標(biāo)系統(tǒng)，達(dá)到對(duì)SOC內(nèi)部和其他IP(IntellectualProperty)的在線測(cè)試與驗(yàn)證。同時(shí)，該驗(yàn)證平臺(tái)還可以支持SOC目標(biāo)系統(tǒng)后續(xù)軟件的開(kāi)發(fā)和調(diào)試。 本文介紹了芯片驗(yàn)證系統(tǒng)，包括系統(tǒng)的性能、組成、功能以及系統(tǒng)的工作原理；搭建了基于JTAG和FPGA的嵌入式SOC驗(yàn)證系統(tǒng)的硬件平臺(tái)，提出了驗(yàn)證系統(tǒng)的總體設(shè)計(jì)方案，重點(diǎn)對(duì)驗(yàn)證系統(tǒng)的數(shù)據(jù)鏈路的實(shí)現(xiàn)進(jìn)行了闡述；詳細(xì)研究了嵌入式軟核處理器NIOS II系統(tǒng)，并將定制的JTAG邏輯與處理器NIOS II相結(jié)合，構(gòu)建出調(diào)試與驗(yàn)證數(shù)據(jù)鏈路；根據(jù)芯片驗(yàn)證的要求，設(shè)計(jì)出軟核處理器NIOS II系統(tǒng)與PC建立數(shù)據(jù)鏈路的軟件系統(tǒng)，并完成芯片在線測(cè)試與驗(yàn)證。 本課題的整體任務(wù)主要是利用FPGA和定制的JTAG掃描鏈技術(shù)，完成對(duì)國(guó)產(chǎn)某型DSP芯片的驗(yàn)證與測(cè)試，研究如何構(gòu)建一種通用的SOC芯片驗(yàn)證平臺(tái)，解決SOC驗(yàn)證系統(tǒng)的可重用性和驗(yàn)證數(shù)據(jù)發(fā)送、傳輸、采集的實(shí)時(shí)性、準(zhǔn)確性、可測(cè)性問(wèn)題。本文在SOC驗(yàn)證系統(tǒng)在芯片驗(yàn)證與測(cè)試應(yīng)用研究領(lǐng)域，有較高的理論和實(shí)踐研究?jī)r(jià)值。
上傳時(shí)間： 2013-05-25
上傳用戶：ccsp11
對(duì)弓網(wǎng)故障的檢測(cè)是當(dāng)今列車(chē)檢測(cè)的一項(xiàng)重要任務(wù)。原始故障視頻圖像具有極大的數(shù)據(jù)量，使實(shí)時(shí)存儲(chǔ)和傳輸故障視頻圖像極其困難。由于視頻的數(shù)據(jù)量相當(dāng)大，需要采用先進(jìn)的視頻編解碼協(xié)議進(jìn)行處理，進(jìn)而實(shí)現(xiàn)檢測(cè)現(xiàn)場(chǎng)的實(shí)時(shí)監(jiān)控。 @@ H．264/AVC(Advanced Video Coding)作為MPEG-4的第10部分，因其具有超高的壓縮效率、極好的網(wǎng)絡(luò)親和性，而被廣泛研究與應(yīng)用。H．264/AVC采用了先進(jìn)的算法，主要有整數(shù)變換、1/4像素精度插值、多模式幀間預(yù)測(cè)、抗塊效應(yīng)濾波器和熵編碼等。 @@ 本文使用硬件描述語(yǔ)言Verilog，以紅色颶風(fēng) II開(kāi)發(fā)板作為硬件平臺(tái)，在開(kāi)發(fā)工具QUARTUSII 6．0和MODELSIM_SE 6．1B環(huán)境中完成軟核的設(shè)計(jì)與仿真驗(yàn)證。以Altera公司的CycloneII FPGA(Field Programmable Gate Array)EP2C35F484C8作為核心芯片，實(shí)現(xiàn)視頻圖像采集、存儲(chǔ)、顯示以及實(shí)現(xiàn)H．264/AVC部分算法的基本系統(tǒng)。 @@ FPGA以其設(shè)計(jì)靈活、高速、具有豐富的布線資源等特性，逐漸成為許多系統(tǒng)設(shè)計(jì)的首選，尤其是與Verilog和VHDL等語(yǔ)言的結(jié)合，大大變革了電子系統(tǒng)的設(shè)計(jì)方法，加速了系統(tǒng)的設(shè)計(jì)進(jìn)程。 @@ 本文首先分析了FPGA的特點(diǎn)、設(shè)計(jì)流程、verilog語(yǔ)言等，然后對(duì)靜態(tài)圖像及視頻圖像的編解碼進(jìn)行詳細(xì)的分析，比如H．264/AVC中的變換、量化、熵編碼等：并以JM10．2為平臺(tái)，運(yùn)用H．264/AVC算法對(duì)視頻序列進(jìn)行大量的實(shí)驗(yàn)，對(duì)不同分辨率、量化步長(zhǎng)、視頻序列進(jìn)行編解碼以及對(duì)結(jié)果進(jìn)行分析。接著以紅色颶風(fēng)II開(kāi)發(fā)板為平臺(tái)，進(jìn)行視頻圖像的采集存儲(chǔ)、顯示分析，其中詳細(xì)分析了SAA7113的配置、CCD信號(hào)的A/D轉(zhuǎn)換、I2C總線、視頻的數(shù)字化ITU-R BT．601標(biāo)準(zhǔn)介紹及視頻同步信號(hào)的獲取、基于SDRAM的視頻幀存儲(chǔ)、VGA顯示控制設(shè)計(jì)；最后運(yùn)用verilog語(yǔ)言實(shí)現(xiàn)H．264/AVC部分算法，并進(jìn)行功能仿真，得到預(yù)計(jì)的效果。 @@ 本文實(shí)現(xiàn)了整個(gè)視頻信號(hào)的采集存儲(chǔ)、顯示流程，詳細(xì)研究了H．264/AVC算法，并運(yùn)用硬件語(yǔ)言實(shí)現(xiàn)了部分算法，對(duì)視頻編解碼芯片的設(shè)計(jì)具有一定的參考價(jià)值。 @@關(guān)鍵詞：FPGA；H．264/AVC；視頻；verilog；編解碼
上傳時(shí)間： 2013-04-24
上傳用戶：啦啦啦啦啦啦啦
溫濕度是影響糧食儲(chǔ)藏的重要參數(shù)，兩者之間是相互關(guān)聯(lián)的，溫濕度控制不好必然引起糧食發(fā)熱和霉變，且極易產(chǎn)生連鎖反應(yīng)，從而造成難以挽回的損失。溫濕度的控制直接影響到糧食存儲(chǔ)系統(tǒng)的性能。岡此，糧食溫濕度測(cè)控技術(shù)在農(nóng)業(yè)上的應(yīng)用是十分重要的。本文研究基于FPGA的糧倉(cāng)溫濕度監(jiān)制系統(tǒng)。 設(shè)計(jì)了基于FPGA的糧倉(cāng)溫濕度監(jiān)控系統(tǒng)，該系統(tǒng)主要由溫濕度傳感器、控制電路、單片機(jī)和上位機(jī)構(gòu)成。單片機(jī)主要完成溫度數(shù)據(jù)的采集和上位機(jī)的通訊；控制電路基于FPGA進(jìn)行設(shè)計(jì)，主要負(fù)責(zé)采集濕度信息，計(jì)算溫濕度偏差及其變化率，通過(guò)調(diào)用模糊控制算法對(duì)溫濕度進(jìn)行模糊控制，單片機(jī)通過(guò)RS485總線和上位機(jī)進(jìn)行串口通信，使上位機(jī)能夠?qū)崟r(shí)記錄，顯示溫濕度變化值和控制過(guò)程曲線。該系統(tǒng)實(shí)現(xiàn)了糧倉(cāng)內(nèi)溫濕度的實(shí)時(shí)監(jiān)測(cè)，使管理人員可以實(shí)時(shí)掌控糧倉(cāng)內(nèi)的溫濕度情況。 采用FPGA設(shè)計(jì)控制電路簡(jiǎn)化了系統(tǒng)的組成和外圍數(shù)字電路，易于系統(tǒng)擴(kuò)展和升級(jí)，內(nèi)部集成了信號(hào)處理、控制、檢測(cè)電路，減少了系統(tǒng)的體積，縮短了開(kāi)發(fā)周期，大大增強(qiáng)了系統(tǒng)的可靠性；配合功率驅(qū)動(dòng)、電源等外圍電路，完成信號(hào)采集、處理和控制等功能，節(jié)省了開(kāi)發(fā)成本，使糧倉(cāng)溫濕度控制系統(tǒng)更加集成化。這也恰恰更加符合當(dāng)今電子產(chǎn)品高精度，集成化的要求。 系統(tǒng)采用直接輸出數(shù)字量的DS1820溫度傳感器和濕度傳感器HS1101并將HS1101與555定時(shí)器組成振蕩電路，其輸出為頻率脈沖信號(hào)，與濕度值成線性關(guān)系，該頻率脈沖信號(hào)可直接送入FPGA進(jìn)行計(jì)數(shù)，這樣溫濕度傳感器輸出的信號(hào)都沒(méi)有經(jīng)過(guò)放大、A/D轉(zhuǎn)換，進(jìn)一步減少了測(cè)量誤差。控制電路采用了VHDL硬件描述語(yǔ)言進(jìn)行編寫(xiě)。本裝置已作出實(shí)樣，通過(guò)了調(diào)試，已達(dá)到預(yù)期效果。
上傳時(shí)間： 2013-06-16
上傳用戶：731140412
隨著圖像處理技術(shù)和投影技術(shù)的不斷發(fā)展，人們對(duì)高沉浸感的虛擬現(xiàn)實(shí)場(chǎng)景提出了更高的要求，這種虛擬顯示的場(chǎng)景往往由多通道的投影儀器同時(shí)在屏幕上投影出多幅高清晰的圖像，再把這些單獨(dú)的圖像拼接在一起組成一幅大場(chǎng)景的圖像。而為了給人以逼真的效果，投影的屏幕往往被設(shè)計(jì)為柱面屏幕，甚至是球面屏幕。當(dāng)圖像投影在柱面屏幕的時(shí)候就會(huì)發(fā)生幾何形狀的變化，而避免這種幾何變形的就是圖像拼接過(guò)程中的幾何校正和邊緣融合技術(shù)。 一個(gè)大場(chǎng)景可視化系統(tǒng)由投影機(jī)、投影屏幕、圖像融合機(jī)等主要模塊組成。在虛擬現(xiàn)實(shí)應(yīng)用系統(tǒng)中，要實(shí)現(xiàn)高臨感的多屏幕無(wú)縫拼接以及曲面組合顯示，顯示系統(tǒng)還需要運(yùn)用幾何數(shù)字變形及邊緣融合等圖像處理技術(shù)，實(shí)現(xiàn)諸如在平面、柱面、球面等投影顯示面上顯示圖像。而關(guān)鍵設(shè)備在于圖像融合機(jī)，它實(shí)時(shí)采集圖形服務(wù)器，或者PC的圖像信號(hào)，通過(guò)圖像處理模塊對(duì)圖像信息進(jìn)行幾何校正和邊緣融合，在處理完成后再送到顯示設(shè)備。 本課題提出了一種基于FPGA技術(shù)的圖像處理系統(tǒng)。該系統(tǒng)實(shí)現(xiàn)圖像數(shù)據(jù)的AiD采集、圖像數(shù)據(jù)在SRAM以及SDRAM中的存取、圖像在FPGA內(nèi)部的DSP運(yùn)算以及圖像數(shù)據(jù)的D/A輸出。系統(tǒng)設(shè)計(jì)的核心部分在于系統(tǒng)的控制以及數(shù)字信號(hào)的處理。本課題采用XilinxVirtex4系列FPGA作為主處理芯片，并利用VerilogHDL硬件描述語(yǔ)言在FPGA內(nèi)部設(shè)計(jì)了A/D模塊、D/A模塊、SRAM、SDRAM以及ARM處理器的控制器邏輯。 本課題在FPGA圖像處理系統(tǒng)中設(shè)計(jì)了一個(gè)ARM處理器模塊，用于上電時(shí)對(duì)系統(tǒng)在圖像變化處理時(shí)所需參數(shù)進(jìn)行傳遞，并能實(shí)時(shí)從上位機(jī)更新參數(shù)。該設(shè)計(jì)在提高了系統(tǒng)性能的同時(shí)也便于系統(tǒng)擴(kuò)展。 本文首先介紹了圖像處理過(guò)程中的幾何變化和圖像融合的算法，接著提出了系統(tǒng)的設(shè)計(jì)方案及模塊劃分，然后圍繞FPGA的設(shè)計(jì)介紹了SDRAM控制器的設(shè)計(jì)方法，最后介紹了ARM處理器的接口及外圍電路的設(shè)計(jì)。
上傳時(shí)間： 2013-04-24
上傳用戶：ynsnjs
文章開(kāi)篇提出了開(kāi)發(fā)背景。認(rèn)為現(xiàn)在所廣泛應(yīng)用的開(kāi)關(guān)電源都是基于傳統(tǒng)的分立元件組成的。它的特點(diǎn)是頻率范圍窄、電力小、功能少、器件多、成本較高、精度低，對(duì)不同的客戶要求來(lái)“量身定做”不同的產(chǎn)品，同時(shí)幾乎沒(méi)有通用性和可移植性。在電子技術(shù)飛速發(fā)展的今天，這種傳統(tǒng)的模擬開(kāi)關(guān)電源已經(jīng)很難跟上時(shí)代的發(fā)展步伐。 隨著DSP、ASIC等電子器件的小型化、高速化，開(kāi)關(guān)電源的控制部分正在向數(shù)字化方向發(fā)展。由于數(shù)字化，使開(kāi)關(guān)電源的控制部分的智能化、零件的共通化、電源的動(dòng)作狀態(tài)的遠(yuǎn)距離監(jiān)測(cè)成為了可能，同時(shí)由于它的智能化、零件的共通化使得它能夠靈活地應(yīng)對(duì)不同客戶的需求，這就降低了開(kāi)發(fā)周期和成本。依靠現(xiàn)代數(shù)字化控制和數(shù)字信號(hào)處理新技術(shù)，數(shù)字化開(kāi)關(guān)電源有著廣闊的發(fā)展空間。 在數(shù)字化領(lǐng)域的今天，最后一個(gè)沒(méi)有數(shù)字化的堡壘就是電源領(lǐng)域。近年來(lái)，數(shù)字電源的研究勢(shì)頭與日俱增，成果也越來(lái)越多。雖然目前中國(guó)制造的開(kāi)關(guān)電源占了世界市場(chǎng)的80％以上，但都是傳統(tǒng)的比較低端的模擬電源。高端市場(chǎng)上幾乎沒(méi)有我們份額。 本論文研究的主要內(nèi)容是在傳統(tǒng)開(kāi)關(guān)電源模擬調(diào)節(jié)器的基礎(chǔ)上，提出了一種新的數(shù)字化調(diào)節(jié)器方案，即基于DSP和FPGA的數(shù)字化PID調(diào)節(jié)器。論文對(duì)系統(tǒng)方案和電路進(jìn)行了較為具體的設(shè)計(jì)，并通過(guò)測(cè)試取得了預(yù)期結(jié)果。測(cè)試證明該方案能夠適合本行業(yè)時(shí)代發(fā)展的步伐，使系統(tǒng)電路更簡(jiǎn)單，精度更高，通用性更強(qiáng)。同時(shí)該方案也可用于相關(guān)領(lǐng)域。 本文首先分析了國(guó)內(nèi)外開(kāi)關(guān)電源發(fā)展的現(xiàn)狀，以及研究數(shù)字化開(kāi)關(guān)電源的意義。然后提出了數(shù)字化開(kāi)關(guān)電源的總體設(shè)計(jì)框圖和實(shí)現(xiàn)方案，并與傳統(tǒng)的開(kāi)關(guān)電源做了較為詳細(xì)的比較。本論文的設(shè)計(jì)方案是采用DSP技術(shù)和FPGA技術(shù)來(lái)做數(shù)字化PID調(diào)節(jié)，通過(guò)數(shù)字化PID算法產(chǎn)生PWM波來(lái)控制斬波器，控制主回路。從而取代傳統(tǒng)的模擬PID調(diào)節(jié)器，使電路更簡(jiǎn)單，精度更高，通用性更強(qiáng)。傳統(tǒng)的模擬開(kāi)關(guān)電源是將電流電壓反饋信號(hào)做PID調(diào)節(jié)后--分立元器件構(gòu)成，采用專用脈寬調(diào)制芯片實(shí)現(xiàn)PWM控制。電流反饋信號(hào)來(lái)自主回路的電流取樣，電壓反饋信號(hào)來(lái)自主回路的電壓采樣。再將這兩個(gè)信號(hào)分別送至電流調(diào)節(jié)器和電壓調(diào)節(jié)器的反相輸入端，用來(lái)實(shí)現(xiàn)閉環(huán)控制。同時(shí)用來(lái)保證系統(tǒng)的穩(wěn)定性及實(shí)現(xiàn)系統(tǒng)的過(guò)流過(guò)壓保護(hù)、電流和電壓值的顯示。電壓、電流的給定信號(hào)則由單片機(jī)或電位器提供。再次，文章對(duì)各個(gè)模塊從理論和實(shí)際的上都做了仔細(xì)的分析和設(shè)計(jì)，并給出了具體的電路圖，同時(shí)寫(xiě)出了軟件流程圖以及設(shè)計(jì)中應(yīng)該注意的地方。整個(gè)系統(tǒng)由DSP板和ADC板組成。DSP板完成PWM生成、PID運(yùn)算、環(huán)境開(kāi)關(guān)量檢測(cè)、環(huán)境開(kāi)關(guān)量生成以及本地控制。ADC板主要完成前饋電壓信號(hào)采集、負(fù)載電壓信號(hào)采集、負(fù)載電流信號(hào)采集、以及對(duì)信號(hào)的一階數(shù)字低通濾波。由于整個(gè)系統(tǒng)是閉環(huán)控制系統(tǒng)，要求采樣速率相當(dāng)高。本系統(tǒng)采用FPGA來(lái)控制ADC，這樣就避免了高速采樣占用系統(tǒng)資源的問(wèn)題，減輕了DSP的負(fù)擔(dān)。DSP可以將讀到的ADC信號(hào)做PID調(diào)節(jié)，從而產(chǎn)生PWM波來(lái)控制逆變橋的開(kāi)關(guān)速率，從而達(dá)到閉環(huán)控制的目的。 最后，對(duì)數(shù)字化開(kāi)關(guān)電源和模擬開(kāi)關(guān)電源做了對(duì)比測(cè)試，得出了預(yù)期結(jié)論。同時(shí)也提出了一些需要改進(jìn)的地方，認(rèn)為該方案在其他相關(guān)行業(yè)中可以廣泛地應(yīng)用。模擬控制電路因?yàn)槭褂迷S多零件而需要很大空間，這些零件的參數(shù)值還會(huì)隨著使用時(shí)間、溫度和其它環(huán)境條件的改變而變動(dòng)并對(duì)系統(tǒng)穩(wěn)定性和響應(yīng)能力造成負(fù)面影響。數(shù)字電源則剛好相反，同時(shí)數(shù)字控制還能讓硬件頻繁重復(fù)使用、加快上市時(shí)間以及減少開(kāi)發(fā)成本與風(fēng)險(xiǎn)。在當(dāng)前對(duì)產(chǎn)品要求體積小、智能化、共通化、精度高和穩(wěn)定度好等前提條件下，數(shù)字化開(kāi)關(guān)電源有著廣闊的發(fā)展空間。本系統(tǒng)來(lái)基本上達(dá)到了設(shè)計(jì)要求。能夠滿足較高精度的設(shè)計(jì)要求。但對(duì)于高精度數(shù)字化電源，系統(tǒng)還有值得改進(jìn)的地方，比如改進(jìn)主控器，提高參考電壓的精度，提高采樣器件的精度等，都可以提高系統(tǒng)的精度。 本系統(tǒng)涉及電子、通信和測(cè)控等技術(shù)領(lǐng)域，將數(shù)字PID算法與電力電子技術(shù)、通信技術(shù)等有機(jī)地結(jié)合了起來(lái)。本系統(tǒng)的設(shè)計(jì)方案不僅可以用在電源控制器上，只要是相關(guān)的領(lǐng)域都可以采用。
上傳時(shí)間： 2013-06-29
上傳用戶：dreamboy36
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
