高性能FPGA應(yīng)用領(lǐng)域及其研究，F(xiàn)PGA的開發(fā)流程
標簽： FPGA 性能 應(yīng)用領(lǐng)域
上傳時間： 2013-08-10
上傳用戶：cc1915
fpga open door,最最基礎(chǔ)的入門介紹，針對首次接觸此類的新手\r\n
標簽： fpga door open
上傳用戶：daijun20803
FPGA generalities and code
標簽： generalities FPGA code and
上傳用戶：天空說我在
這個文檔介紹了目前絕大部分的FPGA/CPLD設(shè)計軟件，并對每個軟件做了簡要的介紹。大家在學(xué)習(xí)前看看，對于設(shè)計軟件的選擇將有極大幫助。
標簽： FPGA CPLD 文檔 分
上傳用戶：cccole0605
利用FPGA實現(xiàn)DDS經(jīng)過編譯沒有錯誤。編譯環(huán)境為QuartusII7.2，該環(huán)境集成了IP核，可以提高開發(fā)效率。
標簽： QuartusII FPGA DDS 7.2
上傳用戶：zhuyibin
FPGA學(xué)習(xí)資料，包括EDA實驗程序，以及一些小程序，如交通燈的設(shè)計
標簽： FPGA
上傳用戶：windypsm
在Altera的FPGA開發(fā)板上運行第一個FPGA程序，以后我還會陸續(xù)發(fā)布這方面的代碼
標簽： FPGA Altera 開發(fā)板 運行
上傳用戶：windwolf2000
FPGA驅(qū)動LED顯示:運用硬件描述語言（如VHDL）設(shè)計一個顯示譯碼驅(qū)動器，即將要顯示的字符譯成8段碼。由于FPGA有相當多的引腳端資源，如果顯示的位數(shù)N較少，可以直接使用靜態(tài)顯示方式，即將每一個數(shù)碼管都分別連接到不同的8個引腳線上，共需要8×N條引腳線控制.
標簽： FPGA LED 驅(qū)動
上傳用戶：Amygdala
這是一個基于FPGA的加密/解密算法的簡單介紹，并闡述了它的好處。
標簽： FPGA 加密 解密 算法
上傳用戶：懶龍1988
這是Actel 的FPGA的譯碼器的VHDL源代碼。
標簽： Actel FPGA VHDL 譯碼器
上傳用戶：大灰狼123456
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
