ALDEC公司的Active-HDL是一個(gè)開(kāi)放型的仿真工具。 可支持幾乎所有的FPGA/CPLD廠商的產(chǎn)品，設(shè)計(jì)輸入可以原理圖或硬件描述語(yǔ)言或有限狀態(tài)機(jī) 方式
標(biāo)簽： 汽車(chē) 圖解
上傳時(shí)間： 2013-04-15
上傳用戶(hù)：eeworm
標(biāo)簽： 機(jī)械加工 工藝 軟件
上傳時(shí)間： 2013-07-22
ALDEC公司的Active-HDL是一個(gè)開(kāi)放型的仿真工具。可支持幾乎所有的FPGA/CPLD廠商的產(chǎn)品，設(shè)計(jì)輸入可以原理圖或硬件描述語(yǔ)言或有限狀態(tài)機(jī)方式。
標(biāo)簽： 天線
上傳時(shí)間： 2013-07-04
CPLD和FPGA的使用方法有詳細(xì)的介紹！！！大家快來(lái)下載吧
標(biāo)簽： CPLD FPGA
上傳時(shí)間： 2013-08-06
上傳用戶(hù)：lalaruby
fpga 和 cpld入門(mén)教程，初學(xué)者必備！
標(biāo)簽： fpga cpld 入門(mén)教程
上傳時(shí)間： 2013-08-07
上傳用戶(hù)：2728460838
關(guān)于cpld和fpga變成的資料很有用，適合各個(gè)層次的開(kāi)發(fā)者。\r\n
標(biāo)簽： cpld fpga
上傳時(shí)間： 2013-08-08
上傳用戶(hù)：1234567890qqq
基于CPLD／FPGA的可編程邏輯器件，借助單片機(jī)AT89C51；利用標(biāo)準(zhǔn)頻率50～100MHz的周期信號(hào)實(shí)現(xiàn)系統(tǒng)計(jì)數(shù)的等精度測(cè)量技術(shù)。同時(shí)采用閘門(mén)測(cè)量技術(shù)完成脈寬,占空比的測(cè)量。
標(biāo)簽： CPLD FPGA 可編程邏輯器件
上傳時(shí)間： 2013-08-09
上傳用戶(hù)：yd19890720
對(duì)fpga和cpld進(jìn)行深入研究，并且針對(duì)這兩者的不同結(jié)構(gòu)進(jìn)行的詳細(xì)闡述
標(biāo)簽： fpga cpld
上傳時(shí)間： 2013-08-13
上傳用戶(hù)：拔絲土豆
詳細(xì)介紹了FPGA和CPLD的初級(jí)入門(mén)內(nèi)容，是很好的FPGA電子書(shū)。
標(biāo)簽： FPGA CPLD 電子書(shū)
上傳時(shí)間： 2013-08-14
上傳用戶(hù)：13215175592
CPLD/FPGA 入門(mén)文檔。國(guó)內(nèi)某知名fpga開(kāi)發(fā)商編寫(xiě)的基礎(chǔ)教程，共18篇。從使用fpga如何點(diǎn)亮led燈到VGA到8051內(nèi)核使用方法。如果您是打算學(xué)習(xí)cpld/fpga，建議先閱讀這些文章再選擇采購(gòu)開(kāi)發(fā)板。
標(biāo)簽： CPLD FPGA 文檔
上傳時(shí)間： 2013-08-17
上傳用戶(hù)：hn891122
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
