fpga design flow from Xilinx
標(biāo)簽： design Xilinx fpga flow
上傳時(shí)間： 2013-08-29
上傳用戶：talenthn
fpga的一個(gè)相關(guān)總結(jié)，據(jù)說(shuō)是歐洲宇航局的，也不錯(cuò)
標(biāo)簽： fpga
上傳用戶：klin3139
基于FPGA加密芯片設(shè)計(jì)論文（AES和DES算法）
標(biāo)簽： FPGA AES DES 加密
上傳用戶：weixiao99
基于DSP+FPGA的擴(kuò)頻接收機(jī)快捕技術(shù)，一片技術(shù)文章
標(biāo)簽： FPGA DSP 擴(kuò)頻接收機(jī)
上傳用戶：emhx1990
PLD、CPLD、FPGA有何不同？（問(wèn)與答）
標(biāo)簽： CPLD FPGA PLD
上傳用戶：windypsm
fpga經(jīng)驗(yàn)的總結(jié)，對(duì)于學(xué)習(xí)有很大的幫助，可以少走彎路
標(biāo)簽： fpga 經(jīng)驗(yàn)
上傳用戶：陽(yáng)光少年2016
EDA\\FPGA設(shè)計(jì)入門(mén)\\Farsight060724FPGA-2.rar 這個(gè)東西對(duì)初學(xué)EDA設(shè)計(jì)的人很有用
標(biāo)簽： FPGA EDA
上傳用戶：hgmmyl
詳細(xì)描述了在FPGA/CPLD設(shè)計(jì)過(guò)程中應(yīng)注意的地方,和如何提高設(shè)計(jì)效率,對(duì)FPGA設(shè)計(jì)者有很好的幫助
標(biāo)簽： FPGA CPLD 過(guò)程 如何提高
上傳用戶：wfeel
基于FPGA液晶控制器設(shè)計(jì)與實(shí)現(xiàn)，采用VHDL硬件描述語(yǔ)言。
標(biāo)簽： FPGA VHDL 液晶 制器設(shè)計(jì)
上傳用戶：shen_dafa
基于FPGA＋DDS的MSK數(shù)字調(diào)制源設(shè)計(jì) 通信中的DDS技術(shù)應(yīng)用
標(biāo)簽： FPGA DDS MSK 數(shù)字調(diào)制
上傳用戶：r5100
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
