亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

FPGA-sdram

  • fpga+sdram+PHY 芯片設計原理圖

    fpga+sdram+PHY 芯片設計原理圖

    標簽： sdram fpga PHY 芯片設計

    上傳時間： 2013-08-14

    上傳用戶：chongcongying

  • FPGA-sdram開發板-sch,本原理圖是xilinx公司s3系列開發板的sdram

    FPGA-sdram開發板-sch,本原理圖是xilinx公司s3系列開發板的sdram

    標簽： FPGA-sdram xilinx sdram sch

    上傳時間： 2013-12-21

    上傳用戶：luke5347

  • fpga+sdram+PHY 芯片設計原理圖

    fpga+sdram+PHY 芯片設計原理圖

    標簽： sdram fpga PHY 芯片設計

    上傳時間： 2017-06-08

    上傳用戶：

  • 使用Verilog實現基于FPGA的SDRAM控制器

    使用Verilog實現基于FPGA的SDRAM控制器

    標簽： Verilog SDRAM FPGA 控制器

    上傳時間： 2013-08-08

    上傳用戶：litianchu

  • 基于FPGA的SDRAM設計

    原版的外文書，基于FPGA的SDRAM設計，相信大家都會感興趣！

    標簽： SDRAM FPGA

    上傳時間： 2013-08-19

    上傳用戶：heart_2007

  • 利用FPGA實現SDRAM控制器的設計

    FPGA的應用，sdram

    標簽： SDRAM FPGA 控制器

    上傳時間： 2014-12-28

    上傳用戶：aesuser

  • 基于FPGA的DDR2 SDRAM存儲器用戶接口設計

    使用功能強大的FPGA來實現一種DDR2 SDRAM存儲器的用戶接口。該用戶接口是基于XILINX公司出產的DDR2 SDRAM的存儲控制器，由于該公司出產的這種存儲控制器具有很高的效率，使用也很廣泛，可知本設計具有很大的使用前景。本設計通過采用多路高速率數據讀寫操作仿真驗證，可知其完全可以滿足時序要求，由綜合結果可知其使用邏輯資源很少，運行速率很高，基本可以滿足所有設計需要。

    標簽： SDRAM FPGA DDR2 存儲器

    上傳時間： 2013-11-07

    上傳用戶：GavinNeko

  • 基于FPGA與DDR2-SDRAM的高速實時數據采集系統的設計與實現.rar

    數據采集處理技術是現代信號處理的基礎，廣泛應用于雷達、聲納、軟件無線電、瞬態信號測試等領域。隨著信息科學的飛速發展，人們面臨的信號處理任務越來越繁重，對數據采集處理系統的要求也越來越高。近年來FPGA由于其設計靈活性、更強的適應性及可重構性，結合SDRAM的高速、大容量、價格優勢，在設計高速實時數據采集系統時受到了廣泛的關注。 本課題重點研究了基于FPGA與DDR2-SDRAM的高速實時數據采集系統的設計與實現技術，為需要大容量存儲器的系統設計提供了新的思路。在深入研究了DDR2-SDRAM器件的基本構造與工作原理的基礎上，結合成熟的商業化IP核，提出了基于FPGA與DDR2-SDRAM的高速實時數據采集系統的設計方案，并從總體設計構想到各邏輯細節實現都進行了詳細描述。根據DDR2-SDRAM的特點，選擇合適的內存調度方案，采用Verilog HDL語言設計實現了該高速實時數據采集系統，并對系統功能進行驗證與分析，結果表明本設計完全能夠滿足系統的性能指標。

    標簽： SDRAM FPGA DDR

    上傳時間： 2013-06-24

    上傳用戶：wangrong

  • 基于FPGA的SDRAM控制器設計及應用.rar

    在國家重大科學工程HIRFL-CSR的CSR控制系統中，需要高速數據獲取和處理系統。該系統通常采用存儲器作為數據緩沖存儲。同步動態隨機存儲器SDRAM憑借其集成度高、功耗低、可靠性高、處理能力強等優勢成為最佳選擇。但是SDRAM卻具有復雜的時序，為了降低成本，所以采用目前很為流行的EDA技術，選擇可編程邏輯器件中廣泛使用的現場可編程門陣列FPGA，使用硬件描述語言VHDL，遵循先進的自頂向下的設計思想實現對SDRAM控制器的設計。 論文引言部分簡單介紹了CSR控制系統，指出論文的課題來源與實際意義。第二章首先介紹了存儲器的概況與性能指標，其次較為詳細介紹了動態存儲器DRAM的基本時序，最后對同步動態隨機存儲器SDRAM進行詳盡論述，包括性能、特點、結構以及最為重要的一些操作和時序。第三、四章分別論述本課題的SDRAM控制器硬件與軟件設計，重點介紹了具體芯片與FPGA設計技術。第五章為該SDRAM控制器在CsR控制系統中的一個經典應用，即同步事例處理器。最后對FPGA技術進行總結與展望。 本論文完整論述了控制器的設計原理和具體實現。從測試的結果來看，本控制器無論從結構上，還是軟硬件上設計均滿足了工程實際要求。

    標簽： SDRAM FPGA 制器設計

    上傳時間： 2013-07-19

    上傳用戶：dct灬fdc

  • 基于FPGA的SDRAM控制器設計及應用

    在國家重大科學工程HIRFL-CSR的CSR控制系統中，需要高速數據獲取和處理系統。該系統通常采用存儲器作為數據緩沖存儲。同步動態隨機存儲器SDRAM憑借其集成度高、功耗低、可靠性高、處理能力強等優勢成為最佳選擇。但是SDRAM卻具有復雜的時序，為了降低成本，所以采用目前很為流行的EDA技術，選擇可編程邏輯器件中廣泛使用的現場可編程門陣列FPGA，使用硬件描述語言VHDL，遵循先進的自頂向下的設計思想實現對SDRAM控制器的設計。 論文引言部分簡單介紹了CSR控制系統，指出論文的課題來源與實際意義。第二章首先介紹了存儲器的概況與性能指標，其次較為詳細介紹了動態存儲器DRAM的基本時序，最后對同步動態隨機存儲器SDRAM進行詳盡論述，包括性能、特點、結構以及最為重要的一些操作和時序。第三、四章分別論述本課題的SDRAM控制器硬件與軟件設計，重點介紹了具體芯片與FPGA設計技術。第五章為該SDRAM控制器在CsR控制系統中的一個經典應用，即同步事例處理器。最后對FPGA技術進行總結與展望。 本論文完整論述了控制器的設計原理和具體實現。從測試的結果來看，本控制器無論從結構上，還是軟硬件上設計均滿足了工程實際要求。

    標簽： SDRAM FPGA 制器設計

    上傳時間： 2013-07-11

    上傳用戶：hasan2015

主站蜘蛛池模板： 五台县| 普兰县| 墨竹工卡县| 桃园市| 平泉县| 青神县| 自贡市| 页游| 宾川县| 宜阳县| 屏东县| 肥乡县| 樟树市| 新宁县| 辽源市| 肇州县| 郸城县| 托克托县| 河源市| 台北县| 福海县| 金坛市| 肇源县| 青岛市| 筠连县| 合肥市| 阜阳市| 英吉沙县| 北海市| 米易县| 徐水县| 龙里县| 承德县| 乐清市| 乐昌市| 高邮市| 桦南县| 淮滨县| 萨迦县| 朝阳县| 灵武市|