能夠在FPGA環(huán)境下實現(xiàn)密碼鎖的設(shè)置與開鎖功能，并能更改使用密碼，還可以防止抖動
標(biāo)簽： FPGA 環(huán)境 密碼鎖
上傳時間： 2013-08-07
上傳用戶：sk5201314
Pacman 4 DE1-FPGA-Board
標(biāo)簽： FPGA-Board DE
上傳用戶：kr770906
基于Xilinx FPGA的DDRSDRAM的Verilog控制代碼，使用的FPGA為Virtex-4，實現(xiàn)對DDRSDRAM的簡單控制（對一系列地址的寫入和讀取）。
標(biāo)簽： DDRSDRAM Verilog Xilinx FPGA
上傳用戶：ainimao
具體內(nèi)容主要包括以下幾個方面：1、FPGA的基礎(chǔ)知識和概念，設(shè)計流程。2、QuartuII軟件使用方法和技巧3、VerilogHDL語言設(shè)計方法和技巧4、基于FPGA的嵌入式系統(tǒng)設(shè)計(NIOSII設(shè)計)5、FPGA硬件電路板設(shè)計6、其他專題討論(如Memory控制器設(shè)計，圖像處理算法設(shè)計，通信系統(tǒng)算法設(shè)計等)
標(biāo)簽： FPGA 基礎(chǔ)知識
上傳用戶：dancnc
FPGA設(shè)計全流程－軟件綜合使用、FPGA設(shè)計全流程－軟件綜合使用、
標(biāo)簽： FPGA 流程 教程
上傳用戶：JIUSHICHEN
優(yōu)秀論文,基于FPGA的FIR濾波器的設(shè)計
標(biāo)簽： FPGA FIR 濾波器
上傳用戶：遠遠ssad
基于FPGA的高性能32位浮點FFTIP核的開發(fā)，適合fpga工程技術(shù)人員參考
標(biāo)簽： FFTIP FPGA 性能 浮點
上傳用戶：清風(fēng)冷雨
基于FPGA的神經(jīng)網(wǎng)絡(luò)硬件實現(xiàn)中的關(guān)鍵問題研究，適合用fpga研究神經(jīng)網(wǎng)絡(luò)的工程人員參考
標(biāo)簽： FPGA 神經(jīng)網(wǎng)絡(luò) 硬件實現(xiàn)
上傳用戶：13215175592
21control的系列FPGA開發(fā)板原理圖
標(biāo)簽： control FPGA 21 開發(fā)板原理圖
上傳用戶：lanhuaying
Xilinx FPGA Design Tutorial
標(biāo)簽： Tutorial Xilinx Design FPGA
上傳用戶：一諾88
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
