運(yùn)算電路的綜合：包含多種常用數(shù)學(xué)算法的FPGA/ASIC實(shí)現(xiàn)。
標(biāo)簽： FPGA ASIC 運(yùn)算電路 算法
上傳時(shí)間： 2013-08-15
上傳用戶：songrui
FPGA實(shí)驗(yàn)：用于檢測(cè)輸入的二進(jìn)制系列，連續(xù)輸入4個(gè)0或1，輸出1，否則輸出0。用按鍵模擬開(kāi)關(guān)輸入
標(biāo)簽： FPGA 實(shí)驗(yàn) 二進(jìn)制 用于檢測(cè)
上傳用戶：qwer0574
ARM處理器和FPGA在數(shù)據(jù)傳輸中的應(yīng)用與研究
標(biāo)簽： FPGA ARM 處理器 中的應(yīng)用
上傳用戶：我干你啊
基于FPGA的自治型SPWM波形發(fā)生器的設(shè)計(jì)！正弦脈寬調(diào)制（SPWM）技術(shù)在以電壓源逆變電路為核心的電力電子裝置中有著廣泛的應(yīng)用，如何產(chǎn)生SPWM脈沖序列及其實(shí)現(xiàn)手段是PWM技術(shù)的關(guān)鍵。大家共同探討哈！
標(biāo)簽： FPGA SPWM 波形發(fā)生器
上傳用戶：集美慧
介紹了FPGA設(shè)計(jì)全流程：Modelsim>>Synplify.Pro>>ISE
標(biāo)簽： Modelsim Synplify FPGA ISE
上傳用戶：稀世之寶039
這是一個(gè)關(guān)于FPGA設(shè)計(jì)的高級(jí)進(jìn)階，介紹了一些設(shè)計(jì)技巧
標(biāo)簽： FPGA 進(jìn)階
上傳時(shí)間： 2013-08-16
上傳用戶：w50403
采用Altera公司的FPGA芯片，在MAX+plus II軟件平臺(tái)上實(shí)現(xiàn)多路HDLC電路
標(biāo)簽： Altera FPGA HDLC plus
上傳用戶：ommshaggar
xilinx FPGA 做VGA驅(qū)動(dòng)信號(hào)的Verilog原代碼,ise版本9.2,
標(biāo)簽： Verilog xilinx FPGA VGA
上傳用戶：jasson5678
matlab在FPGA中的應(yīng)用的三個(gè)具體事例，。
標(biāo)簽： matlab FPGA 中的應(yīng)用
上傳用戶：從此走出陰霾
ACTEL的FPGA完整開(kāi)發(fā)文擋 含測(cè)試源碼
標(biāo)簽： ACTEL FPGA 測(cè)試 源碼
上傳用戶：kristycreasy
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
