操作系統(tǒng)常用頁面置換算法模擬實驗 FiFO,LRU
標(biāo)簽： FiFO LRU 操作系統(tǒng) 頁
上傳時間： 2016-02-17
上傳用戶：bruce
異步FiFO的verilog程序，含有測試平臺
標(biāo)簽： verilog FiFO 程序
上傳用戶：z754970244
Generic FiFO, writen in verilog hdl
標(biāo)簽： Generic verilog writen FiFO
上傳時間： 2016-02-18
上傳用戶：zwei41
該文檔是有關(guān)利用XINLIX的FPGA如何實現(xiàn)FiFO的生成及如何應(yīng)用的文章。
標(biāo)簽： XINLIX FPGA FiFO 文檔
上傳時間： 2016-02-22
上傳用戶：ma1301115706
FiFO 與 lru 算法的實現(xiàn) FiFO 與 lru 算法的實現(xiàn)
標(biāo)簽： FiFO lru 算法
上傳時間： 2013-12-26
上傳用戶：nanfeicui
FiFO的部分verilog代碼，其余部分我會陸續(xù)上傳，
標(biāo)簽： verilog FiFO 分 代碼
上傳時間： 2016-02-23
上傳用戶：zhuoying119
自己編譯和注解的2812的SCI的FiFO收發(fā)程序，編譯已經(jīng)通過！
標(biāo)簽： 2812 FiFO SCI 編譯
上傳時間： 2016-02-24
上傳用戶：ryb
本文介紹了USB設(shè)備Bulk模式驅(qū)動程序的設(shè)計。該設(shè)計使用FiFO消息隊列、信號量機制和定時器中斷機制，可在不同的操作系統(tǒng)中實現(xiàn)。文中所用到的程序體系結(jié)構(gòu)對于實現(xiàn)不同USB設(shè)備進(jìn)行Bulk模式通訊是通用的。
標(biāo)簽： Bulk FiFO USB 機制
上傳時間： 2014-01-20
上傳用戶：wpwpwlxwlx
同步FiFO( Verilog HDL )
標(biāo)簽： Verilog FiFO HDL
上傳時間： 2013-12-20
上傳用戶：源碼3
操作系統(tǒng)實驗（LINUX）： 設(shè)計一個虛擬存儲區(qū)和內(nèi)存工作區(qū),并使用下列算法計算訪問命中率. （1） 進(jìn)先出的算法（FiFO） （2） 最近最少使用的算法（LRU） （3） 最佳淘汰算法(OPT) （4） 最少訪問頁面算法(LFU) （5） 最近最不經(jīng)常使用算法(NUR) 命中率=(1-頁面失效次數(shù))/頁地址流長度
標(biāo)簽： LINUX 算法 FiFO LRU
上傳時間： 2016-03-11
上傳用戶：tedo811
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
