該文檔是有關(guān)利用XINLIX的FPGA如何實(shí)現(xiàn)FIFO的生成及如何應(yīng)用的文章。
上傳時(shí)間： 2016-02-22
上傳用戶：ma1301115706
UART參考設(shè)計(jì)帶緩存用于XINLIX用于FPGA
標(biāo)簽： XINLIX UART FPGA 參考設(shè)計(jì)
上傳時(shí)間： 2014-01-14
上傳用戶：開懷常笑
it is a verilog code written for FIFO in modelsim simulator and it will synthesize in XINLIX ise 8.2i.i have tested it om my kit.[i mae my own kit for spartan2 device].you can use this code in any DSP project in which data entry is required.
標(biāo)簽： synthesize simulator modelsim verilog
上傳時(shí)間： 2014-06-26
上傳用戶：zhuyibin
it is a verilog code written for traffic light controller will synthesize in XINLIX ise 8.2i.i have tested it om my kit.[i mae my own kit for spartan2 device].it is a state machine based code.
標(biāo)簽： controller synthesize verilog traffic
上傳時(shí)間： 2017-03-22
上傳用戶：xymbian
it is a verilog code written for MELAY state machine based UART and it wll synthesize in XINLIX ise 8.2i.i have tested it om my kit.[i mae my own kit for spartan2 device]
標(biāo)簽： synthesize verilog machine written
上傳時(shí)間： 2013-12-11
上傳用戶：yepeng139
此為在XINLIX系統(tǒng)上開發(fā)的PS通信程序，用VHDL語(yǔ)言開發(fā)
上傳時(shí)間： 2014-03-04
上傳用戶：x4587
在傳統(tǒng)的電力電子電路中，DC/DC變換器通常采用模擬電路實(shí)現(xiàn)電壓或電流的控制。數(shù)字控制與模擬控制相比，有著顯著的優(yōu)點(diǎn)，數(shù)字控制可以實(shí)現(xiàn)復(fù)雜的控制策略，同時(shí)大大提高系統(tǒng)的可靠性和靈活性，并易于實(shí)現(xiàn)系統(tǒng)的智能化。但目前數(shù)字控制基本上限于電力傳動(dòng)領(lǐng)域，DC/DC變換器由于其開關(guān)頻率較高，一般其外圍功能由DSP或微處理器完成，而控制的核心，如PWM發(fā)生等大多采用專用控制芯片實(shí)現(xiàn)。FPGA由于其快速性、靈活性及保密性等優(yōu)點(diǎn)，近年來(lái)在數(shù)字控制領(lǐng)域受到越來(lái)越多的關(guān)注。基于FPGA的DC/DC變換器是電力電子領(lǐng)域重要的研究方向之一。本文研究了同步Buck變換器的建模、設(shè)計(jì)及仿真，采用XINLIX的VIRTEX-Ⅱ PRO FPGA開發(fā)板實(shí)現(xiàn)了Buck變換器的全數(shù)字控制。 論文首先從Buck變換器的理論分析入手，根據(jù)它的物理特性，研究了該變換器的狀態(tài)空間平均模型和小信號(hào)分析。為了獲得高性能的開關(guān)電源，提出并分析了混雜模型設(shè)計(jì)方案，然后進(jìn)行了控制器設(shè)計(jì)。并采用MATLAB/SIMULINK建立了同步Buck電路的仿真模型，并進(jìn)行仿真研究。浮點(diǎn)仿真的運(yùn)算精度與溢出問(wèn)題，影響了仿真的精度。為了克服這些不足，作者采用了定點(diǎn)仿真方法，得到了滿意的仿真結(jié)果。論文還著重論述了開關(guān)電源的數(shù)字控制器部分，數(shù)字控制器一般由三個(gè)主要功能模塊組成：模數(shù)轉(zhuǎn)換器、數(shù)字脈寬調(diào)制器(Digital PulseWidth Modulation：DPWM)和數(shù)字補(bǔ)償器。文中重點(diǎn)研究了DPWM和數(shù)字補(bǔ)償器，闡述了目前高頻數(shù)字控制變換器中存在的主要問(wèn)題，特別是高頻狀態(tài)下DPWM分辨率較低，影響控制精度，甚至引起極限環(huán)(Limit Cycling)現(xiàn)象，對(duì)DPWM分辨率的提高與系統(tǒng)硬件工作頻率之間的矛盾、DPWM分辨率與A/D分辨率之間的關(guān)系等問(wèn)題作了全面深入的分析。論文提出了一種新的提高DPWM分辨率的方法，該方法在不提高系統(tǒng)硬件頻率的前提下，采用軟件使DPWM的分辨率大大提高。作者還設(shè)計(jì)了兩種數(shù)字補(bǔ)償器，并進(jìn)行了分析比較，選擇了合適的補(bǔ)償算法，達(dá)到了改善系統(tǒng)性能的目的。 設(shè)計(jì)完成后，作者使用ISE 9.1i軟件進(jìn)行了FPGA實(shí)現(xiàn)的前、后仿真，驗(yàn)證了所提出理論及控制算法的正確性。作者完成了Buck電路的硬件制作及基于FPGA的軟件設(shè)計(jì)，采用32MHz的硬件晶振實(shí)現(xiàn)了11-bit的DPWM分辨率，開關(guān)頻率達(dá)到1MHz，得到了滿意的系統(tǒng)性能，論文最后給出了仿真和實(shí)驗(yàn)結(jié)果。
標(biāo)簽： FPGA DCDC 高頻 數(shù)字
上傳時(shí)間： 2013-07-23
上傳用戶：kristycreasy
這是一篇很好的ISE入門資料，花了本人3個(gè)小時(shí)才寫完。對(duì)新手來(lái)說(shuō)，只要按本文走，10分鐘就可以入門。
上傳時(shí)間： 2014-01-01
上傳用戶：我叫李小進(jìn)
這是一篇很好的ISE入門資料，花了本人3個(gè)小時(shí)才寫完。對(duì)新手來(lái)說(shuō)，只要按本文走，10分鐘就可以入門。
上傳時(shí)間： 2013-12-19
上傳用戶：dick_sh
it is a verilog code written for MAX1886 ADC interin modelsim simulator and it will synthesize in XINLIX ise 8.2i.i have tested it om my kit.
標(biāo)簽： synthesize simulator modelsim interin
上傳時(shí)間： 2017-03-22
上傳用戶：洛木卓
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
